JPS59173824A - 端末装置 - Google Patents
端末装置Info
- Publication number
- JPS59173824A JPS59173824A JP58048277A JP4827783A JPS59173824A JP S59173824 A JPS59173824 A JP S59173824A JP 58048277 A JP58048277 A JP 58048277A JP 4827783 A JP4827783 A JP 4827783A JP S59173824 A JPS59173824 A JP S59173824A
- Authority
- JP
- Japan
- Prior art keywords
- message
- terminal
- pulse
- generates
- initializing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はホスト装置に複数の端末装置が接続された電
子計算機などの情報処理システムの端末装置に関し、さ
らに詳しくは初期化データケホストに依存する端末装置
に関するものである。
子計算機などの情報処理システムの端末装置に関し、さ
らに詳しくは初期化データケホストに依存する端末装置
に関するものである。
第1図は情報処理システムの概略構成図で、ホスト装置
(1)と端末装置(以下、端末と記す)(3)。
(1)と端末装置(以下、端末と記す)(3)。
(4)は伝送線(2)により接続されている。0υ、0
すは各端末の制御メモリである。
すは各端末の制御メモリである。
第2図はホスト装置(1)が送信するメツセージを示し
、同期コードSはメツセージの始りを示し、端末識別コ
ードDはメツセージの宛先端末を表し、テキスト部Tは
有効データ部である。伝送線上ではデータは定められた
変調方式で伝送されている。
、同期コードSはメツセージの始りを示し、端末識別コ
ードDはメツセージの宛先端末を表し、テキスト部Tは
有効データ部である。伝送線上ではデータは定められた
変調方式で伝送されている。
第6図は従来の端末の一例を示すブロック図である。復
調器(5)は変調された伝送信号から、データビット6
1)とデータビットの基準タイミングであるクロック信
号軸な分離する。同期コード検知器(6)は受信メツセ
ージの同期コードSを検知し、メツセージスタートパル
スに)を発生する。カウンタ(7)はメソセージスター
トパルスQが発生すると、クロック信号6)をカウント
し、8パルス毎にバイトパルス(財)を発生する。(8
)は直−並変換回路で、直列データビットII)’&8
ビット並列なバイトデータ曽に変換する。(9)は識別
コードレジスタで、第2図のメツセージの識別コードD
を格納する。
調器(5)は変調された伝送信号から、データビット6
1)とデータビットの基準タイミングであるクロック信
号軸な分離する。同期コード検知器(6)は受信メツセ
ージの同期コードSを検知し、メツセージスタートパル
スに)を発生する。カウンタ(7)はメソセージスター
トパルスQが発生すると、クロック信号6)をカウント
し、8パルス毎にバイトパルス(財)を発生する。(8
)は直−並変換回路で、直列データビットII)’&8
ビット並列なバイトデータ曽に変換する。(9)は識別
コードレジスタで、第2図のメツセージの識別コードD
を格納する。
個有コード判定回路(10で、識別コードDと端末個有
の第1のアドレスが、一致したら、受信モード信号−を
発生する。aυは端末の制御部、(6)は端末初期化デ
ータを格納する制御メモリである。端末(4)も第6図
と同様な構成である。
の第1のアドレスが、一致したら、受信モード信号−を
発生する。aυは端末の制御部、(6)は端末初期化デ
ータを格納する制御メモリである。端末(4)も第6図
と同様な構成である。
次に動作を説明する。表1は識別コード割当て表Aで
表1 識別コード割当て表A
第1図の端末(3)には ゝゝ1〃が割り当てられてい
る。
る。
第4図は第6図の動作l示すタイムチャートである。第
4図を参照しながら、第6図の動作を説明する。
4図を参照しながら、第6図の動作を説明する。
ホスト装置(1)は識別コードDをゝゝ1 〃としてテ
キスト部T’&端末(3)の初期化データとしたメツセ
ージを送信する。
キスト部T’&端末(3)の初期化データとしたメツセ
ージを送信する。
同期コード検知器(6)力ζ同期コードSを検知し、メ
ツセージスタートパルス競な発生すると、カウンタ(7
)がクロック信号6埠ヲカウント開始する。制御部(1
1)は1回目のバイトパルス(財)で、識別コードロー
ドパルス@を発生し、識別コードD’&識別コードンジ
スタ(9)にロードする。識別コードDがゝ1 ”であ
れば、受信モード信号−がオンされる。
ツセージスタートパルス競な発生すると、カウンタ(7
)がクロック信号6埠ヲカウント開始する。制御部(1
1)は1回目のバイトパルス(財)で、識別コードロー
ドパルス@を発生し、識別コードD’&識別コードンジ
スタ(9)にロードする。識別コードDがゝ1 ”であ
れば、受信モード信号−がオンされる。
制御部は受信モード(至)がオンされていれば、バイト
パルス(財)毎に、制御メモリライトハルス岐を発生し
、テキスト部T’&制御メモリc31)に格納する。
パルス(財)毎に、制御メモリライトハルス岐を発生し
、テキスト部T’&制御メモリc31)に格納する。
初期化のためのメツセージが終了すると、制御部αやは
動作終了パルスに)を発生し、受信モードtオンする。
動作終了パルスに)を発生し、受信モードtオンする。
第5図はホストの端末初期化データのメツセージを表し
端末(3)の初期化が終ると、端末識別コードD’&ゝ
2〃として、初期化データを送信する。
端末(3)の初期化が終ると、端末識別コードD’&ゝ
2〃として、初期化データを送信する。
端末(4)も端末(3)と同様に構成されているので、
同様な動作を行い、初期化を行う。
同様な動作を行い、初期化を行う。
従来の端末は以上の様に構成されていたので、端末毎に
初期化データを送信しなければならず、端末の初期化に
時間がかかると言う欠点があった。
初期化データを送信しなければならず、端末の初期化に
時間がかかると言う欠点があった。
この発明は上記のような従来のものの欠点金除去するた
めになされたもので、端末個有のアドレスに加え、初期
化データ受信用の各端末に共通なアドレスを設けること
により、ホスト装置に接続された、複数の端末の初期化
時間を短縮することができる端末装置を提供することな
目的としている。
めになされたもので、端末個有のアドレスに加え、初期
化データ受信用の各端末に共通なアドレスを設けること
により、ホスト装置に接続された、複数の端末の初期化
時間を短縮することができる端末装置を提供することな
目的としている。
゛ 以下、この発明の一実施例を説明する。この発明の
一実施例において、ホスト装置(1)と端末(3)。
一実施例において、ホスト装置(1)と端末(3)。
(4)の接続は第1図と同じであり、送信メツセージの
形式は第2図と同様である。メツセージの識別コードD
と端末との対応は表2に示す通りである。
形式は第2図と同様である。メツセージの識別コードD
と端末との対応は表2に示す通りである。
表2 R別コード割当表B
ここで、識別コードゝゝ9〃は特殊なコードで、端末初
期化データの送信時に使用されろ。つまり、各端末には
初期化データ受信用に、共通な第2のアドレスが設けで
ある。
期化データの送信時に使用されろ。つまり、各端末には
初期化データ受信用に、共通な第2のアドレスが設けで
ある。
第6図はこの発明の一実施例による端末の構成を表わし
、第6図と同一の符号は同−又は相当した部分を示す。
、第6図と同一の符号は同−又は相当した部分を示す。
(至)は識別コードゝ9〃を検知する初期化コード判定
回路で、初期化モード信号■を発生する。
回路で、初期化モード信号■を発生する。
次に動作について説明する。ホスト装置(1)が端末(
3)、 (4)に初期化データを送る時は、識別コード
を9“とじ、テキスト部T9初期化データとしたメツセ
ージを送信する。
3)、 (4)に初期化データを送る時は、識別コード
を9“とじ、テキスト部T9初期化データとしたメツセ
ージを送信する。
第6図の動作を表わすタイムチャート第7図を参照しな
がら第6図の動作乞説明する。復調器(5)は、伝送信
号から、データビットのηとクロック信号ISを分離す
る。同期検出器(6)は受信メツセージの始まりを検知
しメツセージスタートパルス競を発生する。このパルス
によりカウンタ(7)はクロック信号6)のカウントを
開始し、8パルス毎にバイトパルス(財)を発生する。
がら第6図の動作乞説明する。復調器(5)は、伝送信
号から、データビットのηとクロック信号ISを分離す
る。同期検出器(6)は受信メツセージの始まりを検知
しメツセージスタートパルス競を発生する。このパルス
によりカウンタ(7)はクロック信号6)のカウントを
開始し、8パルス毎にバイトパルス(財)を発生する。
制御部0])は1回目σ)バイトパルス(財)で、識別
コードロードパルス67)2発生し、メツセージ中の識
別コードD7レジスタ(9)にロードする。識別コード
Dがゝゝ9〃であれば、初期化モード信号Hhオンする
。
コードロードパルス67)2発生し、メツセージ中の識
別コードD7レジスタ(9)にロードする。識別コード
Dがゝゝ9〃であれば、初期化モード信号Hhオンする
。
制御部0])は初期化モード信号■がオンされると、制
御メモリロードパルスICY発生し、テキスト部Tを制
御メモリGυにロードする。
御メモリロードパルスICY発生し、テキスト部Tを制
御メモリGυにロードする。
制御部0υは初期化メソセージが終了すると、動作終了
パルス(ト)を発生し、初期化モード乞オフする。
パルス(ト)を発生し、初期化モード乞オフする。
ここで第1図の端末(4)も、第6図と同様に構成され
ているので、第7図に示す様に、端末(3)と同一時間
に初期化データを受は取ることができる。
ているので、第7図に示す様に、端末(3)と同一時間
に初期化データを受は取ることができる。
又、端末(3)の初期化が終り、ホスト装置(1)が、
端末(3)に通常のデータを送る時は識別コードをゝ1
〃としたメツセージを送信する。第6図で、個有コード
判定回路aQが動作し、通信モード信号−なオンにし、
制御回路αυは通常のデータ受信処理を行う。
端末(3)に通常のデータを送る時は識別コードをゝ1
〃としたメツセージを送信する。第6図で、個有コード
判定回路aQが動作し、通信モード信号−なオンにし、
制御回路αυは通常のデータ受信処理を行う。
以上の様にこの発明によれば、端末個有の識別コード検
知回路に加え、複数の端末に共通な識別コードを割当て
、このコードを検知する回路を追加したので、複数台の
端末に1度で初期化データを送ることができ、初期化時
間が短縮できると言う効果がある。
知回路に加え、複数の端末に共通な識別コードを割当て
、このコードを検知する回路を追加したので、複数台の
端末に1度で初期化データを送ることができ、初期化時
間が短縮できると言う効果がある。
第1図は情報処理システムの概略構成図、第2図はメツ
セージの形式を示−1−説明図、第6図は従来の端末の
ブロック図、第4図は第6図の動作を施例乞示すブロッ
ク図、第7図はこの発明の一実施例の動作を表わすタイ
ムチャートである。 (1)・・ホスト装置、(3)、 (4)・・・端末、
C31)、(9)・・・制御メモリ、α針・・個有コー
ド判定回路、(111・・・制御部、C19・・・初期
化コード判定回路。 なお図中、同一符号は同一、又は相当部分を示すO 代理人 葛 野 信 − 第1図 第2図 第4図 第5図 第7図
セージの形式を示−1−説明図、第6図は従来の端末の
ブロック図、第4図は第6図の動作を施例乞示すブロッ
ク図、第7図はこの発明の一実施例の動作を表わすタイ
ムチャートである。 (1)・・ホスト装置、(3)、 (4)・・・端末、
C31)、(9)・・・制御メモリ、α針・・個有コー
ド判定回路、(111・・・制御部、C19・・・初期
化コード判定回路。 なお図中、同一符号は同一、又は相当部分を示すO 代理人 葛 野 信 − 第1図 第2図 第4図 第5図 第7図
Claims (1)
- ホスト装置に複数の端末装置が接続され、前記ホスト装
置が送信するメツセージが宛先端末を示す端末識別コー
ドとテキスト部を有し、前記複数の端末装置は夫々個有
の第1のアドレスヲ有し、該第1のアドレスに一致する
識別コードのメツセージを受は取るように構成され、か
つ前記テキスト部を初期化データとしたメツセージを検
知して初期化を行Tx 5ように構成された情報処理シ
ステムの端末装置において、前記第1のアドレスに加え
、前記各端末に共通な第2のアドレスを設け、端末識別
コードを前記第2のアドレスと一致する初期化コードと
しテキスト部を初期化データとして送信されたメツセー
ジを検知して、初期化を行なうことt%徴とした端末装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58048277A JPS59173824A (ja) | 1983-03-23 | 1983-03-23 | 端末装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58048277A JPS59173824A (ja) | 1983-03-23 | 1983-03-23 | 端末装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59173824A true JPS59173824A (ja) | 1984-10-02 |
Family
ID=12798936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58048277A Pending JPS59173824A (ja) | 1983-03-23 | 1983-03-23 | 端末装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59173824A (ja) |
-
1983
- 1983-03-23 JP JP58048277A patent/JPS59173824A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2641999B2 (ja) | データ・フォーマット検出回路 | |
EP0244103A2 (en) | Paging receiver with a capability of receiving message data | |
JPS6113846A (ja) | データフオーマツト検出装置 | |
US6134692A (en) | Information identification system for identifying response units by a control unit, and the control unit and the response units for the information identification system | |
JP2000270041A (ja) | 通信方法 | |
JPS59173824A (ja) | 端末装置 | |
US7106820B2 (en) | System and method for establishing word synchronization | |
US5043989A (en) | Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames | |
JPS59134943A (ja) | デ−タ通信システム | |
JP2935230B2 (ja) | 呼出し検出装置及び呼出し検出方法 | |
EP1374141B1 (en) | Method of communicating between a communication station and at least one data carrier | |
US6665265B1 (en) | Overhead serial communication scheme | |
JPH03192855A (ja) | 同期データ受信回路 | |
KR100386558B1 (ko) | 데이터 전송 속도의 고속 검출 방법 | |
JP3051873B2 (ja) | データ衝突検出装置 | |
JP3120594B2 (ja) | 同期信号検出装置 | |
JPH06284121A (ja) | 同期ワード検出方式 | |
TW452698B (en) | Serial communication method for data | |
JPS59114629A (ja) | 連鎖デ−タ制御方式 | |
JPH0219946A (ja) | 半導体ファイルメモリ装置 | |
JPH0279631A (ja) | フレーム同期回路 | |
JPH01243743A (ja) | インタフェース | |
JPS59135561A (ja) | 回線制御信号検出,送信回路 | |
JPS63212244A (ja) | シリアルデ−タ転送方式 | |
JP2001257665A (ja) | データ伝送方式 |