JPS59170884A - 画像メモリへの書込装置 - Google Patents
画像メモリへの書込装置Info
- Publication number
- JPS59170884A JPS59170884A JP58045065A JP4506583A JPS59170884A JP S59170884 A JPS59170884 A JP S59170884A JP 58045065 A JP58045065 A JP 58045065A JP 4506583 A JP4506583 A JP 4506583A JP S59170884 A JPS59170884 A JP S59170884A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- sequentially
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
「産業上の利用分野]
本発明は画倣メ七りへの像j゛−タの出込みを迅速に行
うことの出来るキ込装買に関づるもの(パある。 [従来技術1 サーモグラフィ装置では1画面の温度分イ5像を取得す
るのに1秒乃〒数秒かかり肉眼による観察が困難−(あ
るため、近n:(温葭分イli像を一ロ画像メ七り1J
h8納し、プレビジコンの速度C″読出、Cらら′−)
さの4fい像どし、C表示するこ込が?:Jわれ(いと
、そのi係、現在の画1ff8;メ七り((、L読出し
)!1食がラレヒジ:1ンの速1艇に及ばないため、以
上(ごjホへるよう4r18納及(を読出し5方式がと
ら引′ヒCいる。例えli映筺アータかε(ピッ1〜の
1易会、第1図(こ承tJ一様(、二深8万回に83枚
の2′、シリN4 o−fvl 7が用意される。画面
を(1]1成づる各画素のデータIJ、最下11トビッ
1〜(L S f”< >から順に最上(1′Iピツ1
〜く〜I S [−3)J:て、メモリMoからメしり
N’l 7へ1ピッ1〜覆゛−)(J分割され−(格納
される。ヌ1−リ1klI O−・・N′17の1ワー
ドが例えば8ヒツ1−で゛あれ(5r、メ七りMo・・
−へ47の先頭番地く第i +、ilの斜れ;)をhl
l+ IJノ(部分)に(ま画面を4+、3成する最初
の8画素D o〜4)’7(第2図)のデータが分、ζ
jl 、3’ i−(格納され、次の番地(3−は次の
8画素1つ8へ・1つ1シのア゛−7〕/J\分811
されC格納され、以下同様にし゛C後袂の番地(58両
累づ゛つのデータ、が順次格納されてい◇0 読出しの際には、最初にメ尤りMO−M7の先頭番地の
j゛−タノメlii]時(こ読出され、読出され1c1
1走初の8画素分のデータは、各メモリ(二対応(ノテ
設・(フられだシフ1〜レジスタSRo□〜SR?へ送
られ(’−+4保持される。イして、各シーツミーレジ
スタ(、二保持されたデータは、ジノl−クロック信号
により例えばLSBから順次取出されるため、最初のジ
ノ1−り[]ツク信号”(・は各シフ1−Lノジスタか
ら最初の画素データD oを構成するLSBからM S
Bま(゛の各ピッ1へが出力され、その出力は1つの
デ゛−タとしく1つ−A変換器D A C,へ送られ−
C画素[〕。 のノ′ノ(−1グ映像信号に変換される。次のシフトり
]二】ツク化S]℃゛は画素D1のデータが取出されて
[〕A Cへ送られ、同様にして8個のシフ1〜りL1
ツク信弓(こよりジノ1へレジスタS Ro〜SR7に
1呆持され−Cいた81内分のデータが金でi売出され
る。I)A CA !:、) IFFられだ映像信号は
図示しない表示装置/\送られるため、その画面には1
つoへ・D7の8つの画素が表示されることになり、全
く同様にl、 C順次8爾素ずつを表示りることができ
る。 この様な格納及び続出し方式によれば、メ土すMo=−
M7の1ワ一ド分の(8ヒ・ン1へであれば8個の)画
素)”−りを、1とめ−Cm5+:出りため、メ王りの
アクセス回数を減少さμることが出来、アクt!スに1
14間のかかる画像ヌー■−コリCあ−)(シ、iし1
てジニ1ンの速麿C画像データを胱出しC表示りること
が出来る。 ト記方式を行うために(ま、画素のデータを1ピツ1へ
ずつ(こ分割し、各メモリに格納L−”a: ’=jれ
ばイ立すないが、従来は各メモリの各山助を指定1]−
C−1ビツトずつ書込んてパJ3す、8ビットであれば
′1両京のデータを出込むのに8回もメ〔りをアクt−
スリーる必要があった。でのため、1画面分の画1!
9−タを格納ターるのに艮時ri’、iを紮しでい)(
。 [発明の目的及(j’ ti4成コ ホ発明LL J−)L シた点に11弧みC/jされl
J: bの
うことの出来るキ込装買に関づるもの(パある。 [従来技術1 サーモグラフィ装置では1画面の温度分イ5像を取得す
るのに1秒乃〒数秒かかり肉眼による観察が困難−(あ
るため、近n:(温葭分イli像を一ロ画像メ七り1J
h8納し、プレビジコンの速度C″読出、Cらら′−)
さの4fい像どし、C表示するこ込が?:Jわれ(いと
、そのi係、現在の画1ff8;メ七り((、L読出し
)!1食がラレヒジ:1ンの速1艇に及ばないため、以
上(ごjホへるよう4r18納及(を読出し5方式がと
ら引′ヒCいる。例えli映筺アータかε(ピッ1〜の
1易会、第1図(こ承tJ一様(、二深8万回に83枚
の2′、シリN4 o−fvl 7が用意される。画面
を(1]1成づる各画素のデータIJ、最下11トビッ
1〜(L S f”< >から順に最上(1′Iピツ1
〜く〜I S [−3)J:て、メモリMoからメしり
N’l 7へ1ピッ1〜覆゛−)(J分割され−(格納
される。ヌ1−リ1klI O−・・N′17の1ワー
ドが例えば8ヒツ1−で゛あれ(5r、メ七りMo・・
−へ47の先頭番地く第i +、ilの斜れ;)をhl
l+ IJノ(部分)に(ま画面を4+、3成する最初
の8画素D o〜4)’7(第2図)のデータが分、ζ
jl 、3’ i−(格納され、次の番地(3−は次の
8画素1つ8へ・1つ1シのア゛−7〕/J\分811
されC格納され、以下同様にし゛C後袂の番地(58両
累づ゛つのデータ、が順次格納されてい◇0 読出しの際には、最初にメ尤りMO−M7の先頭番地の
j゛−タノメlii]時(こ読出され、読出され1c1
1走初の8画素分のデータは、各メモリ(二対応(ノテ
設・(フられだシフ1〜レジスタSRo□〜SR?へ送
られ(’−+4保持される。イして、各シーツミーレジ
スタ(、二保持されたデータは、ジノl−クロック信号
により例えばLSBから順次取出されるため、最初のジ
ノ1−り[]ツク信号”(・は各シフ1−Lノジスタか
ら最初の画素データD oを構成するLSBからM S
Bま(゛の各ピッ1へが出力され、その出力は1つの
デ゛−タとしく1つ−A変換器D A C,へ送られ−
C画素[〕。 のノ′ノ(−1グ映像信号に変換される。次のシフトり
]二】ツク化S]℃゛は画素D1のデータが取出されて
[〕A Cへ送られ、同様にして8個のシフ1〜りL1
ツク信弓(こよりジノ1へレジスタS Ro〜SR7に
1呆持され−Cいた81内分のデータが金でi売出され
る。I)A CA !:、) IFFられだ映像信号は
図示しない表示装置/\送られるため、その画面には1
つoへ・D7の8つの画素が表示されることになり、全
く同様にl、 C順次8爾素ずつを表示りることができ
る。 この様な格納及び続出し方式によれば、メ土すMo=−
M7の1ワ一ド分の(8ヒ・ン1へであれば8個の)画
素)”−りを、1とめ−Cm5+:出りため、メ王りの
アクセス回数を減少さμることが出来、アクt!スに1
14間のかかる画像ヌー■−コリCあ−)(シ、iし1
てジニ1ンの速麿C画像データを胱出しC表示りること
が出来る。 ト記方式を行うために(ま、画素のデータを1ピツ1へ
ずつ(こ分割し、各メモリに格納L−”a: ’=jれ
ばイ立すないが、従来は各メモリの各山助を指定1]−
C−1ビツトずつ書込んてパJ3す、8ビットであれば
′1両京のデータを出込むのに8回もメ〔りをアクt−
スリーる必要があった。でのため、1画面分の画1!
9−タを格納ターるのに艮時ri’、iを紮しでい)(
。 [発明の目的及(j’ ti4成コ ホ発明LL J−)L シた点に11弧みC/jされl
J: bの
【]゛あり、順次送らtL ’c来犬)Nヒ
ラ[−の映像j゛−タをハツノ7Fメモリに一■二!
iii i=し、該バッフアメ−しりからrり数個ずつ
映像データを読出しC少数(1^1のジノ1〜レジスタ
又はラツー升回路に夫々−!、El−I’ljr憶し1
、二の取出(7Iこデータについて同位ピッ1−毎のテ
ーータを1つのデータとして順次取出し、画像メモリ中
の同時1こ読出されるN個の番地に順次)8納りること
にJ、す、画像データを極めて迅速に画像メ七りにμm
込むことの出来る出き込み装置を;;?洪りることを目
(白とし)−Cいる。 以下本発明の一実施例を添祠図面に基づき詳)」(りる
。 1′:kbl&例1」 第3図は本発明の一実施例の構成を示弓ブ(」ツク図(
・ある。図中1は第1図と全く同様に8枚の)(七りM
o−1Vh庖−右づる画iり;メモリ、2はデジタル信
号に変jへされた映像伝舅を弁生順に順次連続した番地
lこ−Lj A名才内りるバツノノ・メモリ、3・〜1
0はハツノj・メモリ2の出力(ビット0−・ヒラ1〜
7)が夫々供給されるジノ1〜レジスタ、11はジット
レジスタ3へ−10の内いずれか1つのレジスタを選択
し、その出力を画1象メモリ1のデータ入力錆i:了へ
送るためのデ′−タレレクタ、12(Jり「−1ツタパ
ルス(Cl−、K )をカラン1へし画像メ七り1のた
めの書込みアドレス信号を作成り−るカウンタ、133
は同じくムツ7ノ7メモ1ノ20)ためσ)C,モiJ
、jじツノ1〜しメス1菖巳を一作成14ンカウンタ、
1,1,1!う(まCL Kを力・勺ンタ]2,1ご3
へ父Ti(ごI乙るたダ)交NにONとなるノブ−1−
11(3はC1,、Kを)】・”ノン1〜l、7ゲー(
〜’14.15を0N−Or[Fjる/jゲ)σ)グー
1−信÷−;を作成りる1G進カウンタ、17はグー
l−14からカウンタ12へjxられ◇CIK久ノJウ
ン1〜し、1)う記データレレクタ′11を切換える切
(グさ1ハ月をイ′(〕戊6カウンタで′ある。11−
記(14成にa3りる動作を第4図(こ示リタイミング
図を用いC説明り−る。、第4図(a)1.a、′1(
う進IJウンタ1Gの出力のM S f−3から11!
iij lツノ、−グー1〜伝舅を示し、(、E L
Kε(19,1石に反転しくいる。Jσ)グー1一括
″;L(。1、ゲート′15へはそのまま、ゲート′1
11へはN Ol−回路を介しく失々J、bられ゛るI
−δ′)、り−1〜 1!j、1zNま 第 4 図
<11 > 、 <(: ) I(二
;八 リ 様 (二CLK8個ブb(ご交U(こON
となる3、夫/10)グー1へ1乙シ柑、Lバッフ1メ
しり2へ読出し7指令11−1舅(!: l−+ (、
又両像メモリ11\占込み指令11ζgと(、(送ら4
′Lるため、ゲ−1〜15がONになる1lJJ間−1
’+Lこノノウン夕13からの)′ドレス信号に基づい
てバッフ1メモリ2から8個のデータが読出され、グー
1〜15がO)−「となりグー1〜14がONと4fる
期間T2にカウンタ12からのアドレス信号に塁づいC
曲j像メ−Uす1へのデータの出込みが行われることに
なる。 第5図はバッファメモリ2への画素データの格納状態を
示し、1画面をff4成する11個の画素データ[)
o ” D 旧が0番地から1)−1番地までに順次格
納されている。丁1の期間にカウンタ13にはCL K
をカラン1〜し” O” b冒ら′7″までのアドレス
信号を順次発生゛りるため、バッファメモリ2の出力に
はDo 、 D+ 、 D2 ・=D7ト811’II
ノL17i1データが順次出力される。それに同期して
シフ1ヘレジスタ3〜10は、バッフアメ七り2の出力
のピットO,ビット1.ピッ1へ2.・・・じット7の
出力を順次シフ1〜して取込むため、期間T1の最後の
時点では、8ビツトのシフ1−レジスタ3にはDO〜・
l〕7の8個のデータの最下位ピッ1〜のみが格納され
、その他のシフ1ヘレジスタにもDO〜D7の8飼のデ
ータが同1イlピツ1〜fOに分けられて格納されるこ
とになる。 この(、)−にしく各ジノ1−レジスウ(6二同位ヒツ
ト館に分(jられ(16納され1.二画素8個分の1−
一タ13L、次の+uj間丁]にジノ1−レジスタ3か
ら順次読出されて画像メしり1へ格納される。即ら、期
間ゴ。 に入りゲート14がONになるのと同時に画1象メしり
11まi、(:込み状態になり、カウンタ12はCLK
をカラン1−リ−ること(こより0″へパ′乙“の)′
ドレス信号を順次光4トシ、ぞれどJしにカウンタ17
もCLKをカラン1〜しr ” o ’から117 I
Iの切;負信号を発生()Cデータヒレフタ11へ送る
。該データセレクタ′11は切挾侶号が” (’) ”
の時はCl−10を、パ″1゛′の萌はC111を、・
・・II 7 IIの時(、LC+−17を夫々選択す
くλため、CI−Kに同JIIJ してシフ1〜レジス
タ3へ・10の各データが順次画(3)ヌ七すヘ送られ
、0番地から7′S地へ順次格納されることに、ける。 ぞしく、次のIIIJ間T+にバラノアメモリ2の8♀
5地から15番地までの8個の画素データが読出されて
シフ1〜レジスタ3〜1oへ同1tピツ1〜毎に分りら
れC格納され、次の期間T2にジノ1〜レジスタ3〜1
0の内容が画像メモリ1の8番地から15番地へ順次格
納される。以下全く同様にして、バッフアメ七り2に格
納されているデータが同位ビット11目こ分けられで画
像メモリ1へ順次格納されるため、バッファメモリ2の
全データが画像メモリ1へ移された時点では、画像メモ
リ1内には先に説明い°、:テレビジョン速度の読出し
に適した配列(・′仝画画素デ゛−夕が1・8納される
ことになる。 [実施例2j 第6図は本発明の他の実施例の構成を示し、本実施例で
はシフ1〜レジスタ3〜1oとデータセレクタ’l 1
の代りに8ピツ1〜のラッチ18〜25ど8ピツ1〜の
ヒツトセレクタ26〜33を用い、更にラッチを指定す
るために8進のカウンタ34とデ=h−タ゛35を設り
、ビットピレクタ26〜3(3を切換えるのにカウンタ
17の出ツノを用いている。 第6図の構成において、第1の実施例と同様に期間ゴー
1にバラノアメモリ2がら8個のデータDoへ・l)
7 jy)C1,−Kに同期して順次読出(きれると、
カウンタ34 ’b CL Kを・)Jランlへし−(
O〜7の)Jラン1−値を出力し、デコーダ35はイの
カラン1〜+IcIに基づいてラッチ18〜25に順次
取込み指令を送るため、ラッチ18にはデータ1−)0
が、ラッチ19にはデータ[)1が、・・・・・・ラッ
チ25にはデータF〕7が夫々格納きれる。そしで、次
の期間T2においてカンタ18から発生りるCLKに同
期した0 =〜7のカウント1直に基づい′C、ビット
tコレクタ26〜33(jラッチ18〜25うに格納さ
れている8個の画素データの最−1・荀ピッl−(L
S B )から最上位じツ1〜(〜l5B)までを順次
選択()−C取出し画鉋;メ七り1へ送るため、33周
の両Mj’−タは第1の実施例ど同(コ9に画像メモリ
1の0番地から7番地に同位ピッ1〜hJに分(プらね
−(・格納されることになる。バッフノアメモリ2に格
納さ4′1(いる後続りるデータも、ε)個ずつ順次画
1’4+メLす2へ同1tピツ1〜毎に分(プられて格
納されることは言うまで′もない。 [効果] 本発明ではこの様に少数のデータについてまとめて変換
用き込み処理をJ−るため、1データずつ処理していた
従来にくらべ出き込み処理に要する時間を大幅に短縮で
8る。 尚、上述した2つの実施例ではシフ1へレジスタ及びラ
ッチとしてε3ピツ1〜のものを用いたが、12ピッ1
〜或いは16ビツl〜等のものを用いれば更に多数のデ
ータを一磨に処理できる。
ラ[−の映像j゛−タをハツノ7Fメモリに一■二!
iii i=し、該バッフアメ−しりからrり数個ずつ
映像データを読出しC少数(1^1のジノ1〜レジスタ
又はラツー升回路に夫々−!、El−I’ljr憶し1
、二の取出(7Iこデータについて同位ピッ1−毎のテ
ーータを1つのデータとして順次取出し、画像メモリ中
の同時1こ読出されるN個の番地に順次)8納りること
にJ、す、画像データを極めて迅速に画像メ七りにμm
込むことの出来る出き込み装置を;;?洪りることを目
(白とし)−Cいる。 以下本発明の一実施例を添祠図面に基づき詳)」(りる
。 1′:kbl&例1」 第3図は本発明の一実施例の構成を示弓ブ(」ツク図(
・ある。図中1は第1図と全く同様に8枚の)(七りM
o−1Vh庖−右づる画iり;メモリ、2はデジタル信
号に変jへされた映像伝舅を弁生順に順次連続した番地
lこ−Lj A名才内りるバツノノ・メモリ、3・〜1
0はハツノj・メモリ2の出力(ビット0−・ヒラ1〜
7)が夫々供給されるジノ1〜レジスタ、11はジット
レジスタ3へ−10の内いずれか1つのレジスタを選択
し、その出力を画1象メモリ1のデータ入力錆i:了へ
送るためのデ′−タレレクタ、12(Jり「−1ツタパ
ルス(Cl−、K )をカラン1へし画像メ七り1のた
めの書込みアドレス信号を作成り−るカウンタ、133
は同じくムツ7ノ7メモ1ノ20)ためσ)C,モiJ
、jじツノ1〜しメス1菖巳を一作成14ンカウンタ、
1,1,1!う(まCL Kを力・勺ンタ]2,1ご3
へ父Ti(ごI乙るたダ)交NにONとなるノブ−1−
11(3はC1,、Kを)】・”ノン1〜l、7ゲー(
〜’14.15を0N−Or[Fjる/jゲ)σ)グー
1−信÷−;を作成りる1G進カウンタ、17はグー
l−14からカウンタ12へjxられ◇CIK久ノJウ
ン1〜し、1)う記データレレクタ′11を切換える切
(グさ1ハ月をイ′(〕戊6カウンタで′ある。11−
記(14成にa3りる動作を第4図(こ示リタイミング
図を用いC説明り−る。、第4図(a)1.a、′1(
う進IJウンタ1Gの出力のM S f−3から11!
iij lツノ、−グー1〜伝舅を示し、(、E L
Kε(19,1石に反転しくいる。Jσ)グー1一括
″;L(。1、ゲート′15へはそのまま、ゲート′1
11へはN Ol−回路を介しく失々J、bられ゛るI
−δ′)、り−1〜 1!j、1zNま 第 4 図
<11 > 、 <(: ) I(二
;八 リ 様 (二CLK8個ブb(ご交U(こON
となる3、夫/10)グー1へ1乙シ柑、Lバッフ1メ
しり2へ読出し7指令11−1舅(!: l−+ (、
又両像メモリ11\占込み指令11ζgと(、(送ら4
′Lるため、ゲ−1〜15がONになる1lJJ間−1
’+Lこノノウン夕13からの)′ドレス信号に基づい
てバッフ1メモリ2から8個のデータが読出され、グー
1〜15がO)−「となりグー1〜14がONと4fる
期間T2にカウンタ12からのアドレス信号に塁づいC
曲j像メ−Uす1へのデータの出込みが行われることに
なる。 第5図はバッファメモリ2への画素データの格納状態を
示し、1画面をff4成する11個の画素データ[)
o ” D 旧が0番地から1)−1番地までに順次格
納されている。丁1の期間にカウンタ13にはCL K
をカラン1〜し” O” b冒ら′7″までのアドレス
信号を順次発生゛りるため、バッファメモリ2の出力に
はDo 、 D+ 、 D2 ・=D7ト811’II
ノL17i1データが順次出力される。それに同期して
シフ1ヘレジスタ3〜10は、バッフアメ七り2の出力
のピットO,ビット1.ピッ1へ2.・・・じット7の
出力を順次シフ1〜して取込むため、期間T1の最後の
時点では、8ビツトのシフ1−レジスタ3にはDO〜・
l〕7の8個のデータの最下位ピッ1〜のみが格納され
、その他のシフ1ヘレジスタにもDO〜D7の8飼のデ
ータが同1イlピツ1〜fOに分けられて格納されるこ
とになる。 この(、)−にしく各ジノ1−レジスウ(6二同位ヒツ
ト館に分(jられ(16納され1.二画素8個分の1−
一タ13L、次の+uj間丁]にジノ1−レジスタ3か
ら順次読出されて画像メしり1へ格納される。即ら、期
間ゴ。 に入りゲート14がONになるのと同時に画1象メしり
11まi、(:込み状態になり、カウンタ12はCLK
をカラン1−リ−ること(こより0″へパ′乙“の)′
ドレス信号を順次光4トシ、ぞれどJしにカウンタ17
もCLKをカラン1〜しr ” o ’から117 I
Iの切;負信号を発生()Cデータヒレフタ11へ送る
。該データセレクタ′11は切挾侶号が” (’) ”
の時はCl−10を、パ″1゛′の萌はC111を、・
・・II 7 IIの時(、LC+−17を夫々選択す
くλため、CI−Kに同JIIJ してシフ1〜レジス
タ3へ・10の各データが順次画(3)ヌ七すヘ送られ
、0番地から7′S地へ順次格納されることに、ける。 ぞしく、次のIIIJ間T+にバラノアメモリ2の8♀
5地から15番地までの8個の画素データが読出されて
シフ1〜レジスタ3〜1oへ同1tピツ1〜毎に分りら
れC格納され、次の期間T2にジノ1〜レジスタ3〜1
0の内容が画像メモリ1の8番地から15番地へ順次格
納される。以下全く同様にして、バッフアメ七り2に格
納されているデータが同位ビット11目こ分けられで画
像メモリ1へ順次格納されるため、バッファメモリ2の
全データが画像メモリ1へ移された時点では、画像メモ
リ1内には先に説明い°、:テレビジョン速度の読出し
に適した配列(・′仝画画素デ゛−夕が1・8納される
ことになる。 [実施例2j 第6図は本発明の他の実施例の構成を示し、本実施例で
はシフ1〜レジスタ3〜1oとデータセレクタ’l 1
の代りに8ピツ1〜のラッチ18〜25ど8ピツ1〜の
ヒツトセレクタ26〜33を用い、更にラッチを指定す
るために8進のカウンタ34とデ=h−タ゛35を設り
、ビットピレクタ26〜3(3を切換えるのにカウンタ
17の出ツノを用いている。 第6図の構成において、第1の実施例と同様に期間ゴー
1にバラノアメモリ2がら8個のデータDoへ・l)
7 jy)C1,−Kに同期して順次読出(きれると、
カウンタ34 ’b CL Kを・)Jランlへし−(
O〜7の)Jラン1−値を出力し、デコーダ35はイの
カラン1〜+IcIに基づいてラッチ18〜25に順次
取込み指令を送るため、ラッチ18にはデータ1−)0
が、ラッチ19にはデータ[)1が、・・・・・・ラッ
チ25にはデータF〕7が夫々格納きれる。そしで、次
の期間T2においてカンタ18から発生りるCLKに同
期した0 =〜7のカウント1直に基づい′C、ビット
tコレクタ26〜33(jラッチ18〜25うに格納さ
れている8個の画素データの最−1・荀ピッl−(L
S B )から最上位じツ1〜(〜l5B)までを順次
選択()−C取出し画鉋;メ七り1へ送るため、33周
の両Mj’−タは第1の実施例ど同(コ9に画像メモリ
1の0番地から7番地に同位ピッ1〜hJに分(プらね
−(・格納されることになる。バッフノアメモリ2に格
納さ4′1(いる後続りるデータも、ε)個ずつ順次画
1’4+メLす2へ同1tピツ1〜毎に分(プられて格
納されることは言うまで′もない。 [効果] 本発明ではこの様に少数のデータについてまとめて変換
用き込み処理をJ−るため、1データずつ処理していた
従来にくらべ出き込み処理に要する時間を大幅に短縮で
8る。 尚、上述した2つの実施例ではシフ1へレジスタ及びラ
ッチとしてε3ピツ1〜のものを用いたが、12ピッ1
〜或いは16ビツl〜等のものを用いれば更に多数のデ
ータを一磨に処理できる。
第1図は画I象メ七りの格納及び読出し万代を説明りる
ための図、第2図は画面上の画素を説明するだめの図、
第3図及び第6図は本発明の一実施例の構成を示す10
ツク図、第4図は第3図の実施例の動作を説明りるため
のタイミング図、第5う図はバッフj・メモリ2へのデ
ータの格納状態を示う図である。 1:画1像メ″しり、2:バッファメモリ、3〜10:
シノ1−レジスタ、 11:デークセ1ノクタ、 ’12.13.16,17,34.35:カウンタ、1
4、 15ニゲ−i・、18−・25:ラッーノ1.2
6−m−3:3 : t= ソ I−し lノ
り タ 。。 特t′l出願人 11ホ電子株式会ネ[ 代表名 伊11e −夫
ための図、第2図は画面上の画素を説明するだめの図、
第3図及び第6図は本発明の一実施例の構成を示す10
ツク図、第4図は第3図の実施例の動作を説明りるため
のタイミング図、第5う図はバッフj・メモリ2へのデ
ータの格納状態を示う図である。 1:画1像メ″しり、2:バッファメモリ、3〜10:
シノ1−レジスタ、 11:デークセ1ノクタ、 ’12.13.16,17,34.35:カウンタ、1
4、 15ニゲ−i・、18−・25:ラッーノ1.2
6−m−3:3 : t= ソ I−し lノ
り タ 。。 特t′l出願人 11ホ電子株式会ネ[ 代表名 伊11e −夫
Claims (1)
- 順次送られで来るNピッ1−の映(象丁゛−タをバッー
ノンアメ士りに一旦記憶し、該バツノフノ)!モリ7′
J1ら復敢晶1ず壬)1吠橡デ゛−タを具売出しく複シ
父個のシフ1〜レジスタ又はラッチ回路に夫々一旦記憶
し、この取出したデータに一ついて同位ピッ1〜fIJ
のデータを1つのデータとしC順次取出17、画像メモ
リ中の同時に読出されるN個の番地に順次)8納1jる
J、う(こしたことを特徴どりる両像メモリへの書込装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58045065A JPS59170884A (ja) | 1983-03-17 | 1983-03-17 | 画像メモリへの書込装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58045065A JPS59170884A (ja) | 1983-03-17 | 1983-03-17 | 画像メモリへの書込装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59170884A true JPS59170884A (ja) | 1984-09-27 |
Family
ID=12708947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58045065A Pending JPS59170884A (ja) | 1983-03-17 | 1983-03-17 | 画像メモリへの書込装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59170884A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56110384A (en) * | 1980-02-04 | 1981-09-01 | Canon Inc | Picture recorder |
JPS57105784A (en) * | 1980-12-24 | 1982-07-01 | Fujitsu Ltd | Display system for neutral tint in graphic-display device |
JPS5876882A (ja) * | 1981-10-22 | 1983-05-10 | アグフア−ゲ−ヴエルト・アクチエンゲゼルシヤフト | ダイナミツク型メモリ装置 |
-
1983
- 1983-03-17 JP JP58045065A patent/JPS59170884A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56110384A (en) * | 1980-02-04 | 1981-09-01 | Canon Inc | Picture recorder |
JPS57105784A (en) * | 1980-12-24 | 1982-07-01 | Fujitsu Ltd | Display system for neutral tint in graphic-display device |
JPS5876882A (ja) * | 1981-10-22 | 1983-05-10 | アグフア−ゲ−ヴエルト・アクチエンゲゼルシヤフト | ダイナミツク型メモリ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW413811B (en) | Synchronous semiconductor memory device with double data rate scheme | |
JPH08194679A (ja) | ディジタル信号処理方法及び装置並びにメモリセル読出し方法 | |
JP2740097B2 (ja) | クロック同期型半導体記憶装置およびそのアクセス方法 | |
JPS60156090A (ja) | ビデオ・グラフイツク・ダイナミツクram | |
JPS6236793A (ja) | メモリおよびその読出方法 | |
US7742063B2 (en) | Efficient and high speed 2D data transpose engine for SOC application | |
JPH04505522A (ja) | ディジタルデータを転置するための装置 | |
JPH06233185A (ja) | 多画面分割表示装置 | |
JPS59170884A (ja) | 画像メモリへの書込装置 | |
JPH04505679A (ja) | 記憶装置準拠式線遅延アーキテクチャ | |
US6445634B2 (en) | Serial access memory and data write/read method | |
BE1001069A3 (fr) | Systeme d'affichage a balayage de trame avec generateur de caracteres a memoire a acces aleatoire. | |
JPS59225461A (ja) | 内蔵ロジツクレコ−ダ | |
JPS63239676A (ja) | 半導体記憶装置 | |
JPS6072372A (ja) | 画信号供給装置 | |
JPS58112575A (ja) | ビデオデイスプレイスクリ−ン上に同時に多数の移動標体を表示する方法 | |
JPH07220468A (ja) | Ramアレイのアクセス方法及びそのアクセス方法を使用したグラフィックram | |
JPS639271A (ja) | 画像データ記録装置 | |
JP3251027B2 (ja) | 画像表示用メモリ | |
JP2861053B2 (ja) | 画像処理装置 | |
SU1022221A1 (ru) | Буферное запоминающее устройство | |
JP2883374B2 (ja) | ミラーイメージ回路 | |
SU1517065A1 (ru) | Буферное запоминающее устройство | |
JPH0628885A (ja) | メモリデバイス | |
Leyda | Waiting Jobs |