JPS59167192A - 複合表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はテレビジョン信号と共に伝送され、表示すべき
画像情報、ページ及び行番号を符号化された形状で含む
ディジタル入力信号を受信し、テレビジョン信号のフィ
ールド周期にページの１つ以上の行の画像情報を伝送し
得る入力回路と、入力端子が該入力回路の出力端子しこ
結合され、ページの符号化入力情報を書込みかつデータ
の時間間隔中この情報を記憶する画像記憶装置と、符号
北向像情報をテレビジョン受像管により表示するに好適
なビデオ信号に父換する変換回路と、少くとも２つのペ
ージの符号化データを記憶するノくツクグランド記１．
ハ装置と、前記画像記憶装置及び前記バックグランド記
憶装置へのディジタル入力信号の伝送を制御する制御回
路とを具え、テレビジョン受像管にデータの時間間隔中
ページの形態ノ複合表示を行う装置に閃するもσ〕であ
る。

上述した型の装置はテレビジョン受像機に用し）てディ
ジタル情報信号を受信し得るようにする。

このディジタル情報信号は、テレビジョン画像情報が存
在しない予定のテレビジョン周期中テレテキスト　シス
テム及びこれに関連するシステムの部分としてテレビジ
ョン信号と共にテレビジョン送信局により送信する。

ディジタル情報信号をテレテキスト　ビデオ入力プロセ
ッサＴＶＩＰにより完全なビデオ信号からｐ波した後入
力回路によってページ及びライン数のようなアドレス部
分を画像情報符号から識別し得るようにする。共に伝送
されたディジタル情報はテレテキスト及び関連するシス
テムで通常数十秒の期間で同期的に繰返し伝送する。

この場合制御回路によって、利用者が所定のページを要
求すると直ちにこのページの番号に関連する画像情報符
号を画像記憶装置に行状に記憶する０ このページを表示するためにはこの画像記憶装置をに取
り画像情報符号を変換回路により文字記号発生器と相俟
って既知のようにビデオ信号に変換する。

ディジタル情報の繰返し周期を例えば８０秒とすると、
バックグランド記憶装置を用いない場合にはリクエスト
及びフィリング間の待ち時間が平均で１５秒となる。こ
の平均待ち期間が夫々次のリクエストに対しても発生す
る場合には利用者はこれを不愉快なものとして感するよ
うになる。

これは、２ペ一ジ以上に亘る画像情報を記憶するに好適
なバンクグランド記憶装置によって画像記憶装置を拡大
することＧこより部分的に除去することができる。

上述した型の装置はオランダ国特許願第７７０４８９８
号明細書に記載されている。このオランダ国特許願の明
細書では利用者が所望のページとして何れのページをバ
ンクグランド記憶装置に記憶するかを制御回路を経て表
示する必要がある。

利用者がインデックスページに含まれるデータから次の
ページを、その探索が必要であることを前もって知るこ
となく要求する場合にも平均で１５秒の待ち期間が発生
する。その理由は関連するページがバックグランド記憶
表ｆｉｌｌ’に記憶されていないからである。

本発明の目的は利用者がバックグランド記憶装置を制御
する追加の動作を行う必要なく第１のリクエスト後平均
待ち期間をほぼ零値に減少し得る行う装置を提供せんと
するにある。

本発明はテレビジョン信号と共に伝送され、表示すべき
画像情報、ページ及び行番号を符号化された形状で含む
ディジタル入力信号を受信し、テレビジョン信号のフィ
ールド周期にページの１つ以上の行の画像情報を伝送し
得る入力回路と、入力端子が該入力回路の出力端子に結
合され、ページの符号化入力情報を書込みかつデータの
時間間隔中この情報を記憶する画像記憶装置と、符号化
画像情報をテレビジョン受像管により表示するに好適な
ビデオ信号に変換する変換回路と、少くとも２つのペー
ジの符号化データを記憶するバックグランド記憶装置と
、前記画像記憶装置及び前記バックグランド記憶装置へ
のディジタル入力信号の伝送を制御する制御回路とを具
え、テレビジョン受像管にデータの時間間隔中ページの
形態の複合表示を行う装置において、前記制御回路を適
宜構成配置してページの新たなリクエスト時にこのペー
ジがバックグランド記憶装置にすでに記憶されているか
否かをチェックし、すでに記憶されている場合には符号
化画像情報をバンクグランド記憶装置から前記入力回路
を経て画像記憶装置に伝送し、バックグランドに記憶さ
れていないページの新たなリクエストの場合には要求さ
れたページが既知のように確認されて画像記憶装置に書
込まれるまで前記ディジタル入力信号を前記入力回路に
供給し、かつ該ディジタル入力信号を前記バックグラン
ド記憶装置の入力側に供給してバンクグランド記憶装置
に多数のページの符号化データが記憶されるようしこし
たことを特徴とする。

この目的のために表示すべき情報を慣例のテレテキスト
システムで、各々がその索引を有し通常マガジンと称さ
れる複数のグループに亘って配分させるようにする。１
つのマガジンは最大で１００ページで構成する。

例えばバックグランド記憶装置を適宜選定して多数のペ
ージ、好適には少くとも１つの完全なマガジンを記憶す
るに充分な大きざの容量を有するようにする。例えばこ
のバックグランド記憶装置をディジタル入力信号源に直
接接続して入力回路の前段でディジタル入力信号が任意
に選定されることなくバックグランド記憶装置に連続的
に書込まれるようにする。

他の方法では受信した信号の所望のページ番号を識別す
る瞬時から記憶装置が完全に又は部分的に完全に記入さ
れる瞬時まで情報をバンクグランド記憶装置に書込み得
るようにする。

この書込み方法では所望に応じマガジンの選択ヲ、各ラ
インの始端に発生するマガジンの番号によって行うこと
ができる。

これらの方法は、利用者による追加の制御操作を必要と
しないだけでなく、送信機からの追加の情報も必要とし
ない。

例えば索引に対する第１の要求で、この要求を平均待ち
期間が経過した後画像記憶装置に書込まれ、その後この
索引を直ちに表示し得るようにする。利用者が索引を読
取っている間に、バックグランド記憶装置にはディジタ
ル入力信号が数秒で記憶されるようになる。この作動が
行われる時間同期はバックグランド記憶装置の容量に依
存すると共に例えばこの時間１に期を適宜選定して要求
されたページかまず最初画像記憶装置の書込みと同時し
こバックグランド記憶装置に書込まれ、次いで次のペー
ジが導入され、バックグランド記憶装置に書込まれるよ
うになる。制御回路のレジスタでは例えば何れの情報が
バンクグランド記憶装置に書込まれたかを検出すること
ができる。

利用者の次のリクエストがレジスタに書込まれたページ
の１つに関する場合には制御回路によって入力回路をバ
ックグランド記憶装置の出力側に接続し、これによりバ
ンクグランド記憶装置をディジタル入力信号源として作
動させるようにする。

これがため、所望の情報は０．１秒以下、即ち利用者が
感知し得ない程度の短い待ち時間で画像記憶機構に記憶
し得るようになる。バックグランド記憶装置の内容は変
化しない。実際には連続リフニスＦの大部分はバックグ
ランド記憶装置の内容内に常時残存しているため、新た
な待ち期間、即ちいまだ記憶されていないページを利用
者が要求すると直ちしこ発生する待ち時間は−めてまれ
となる。

バックグランド記憶装置を適宜定めて全てのマガジンを
完全に記憶できるようにし得ることは勿論である。この
場合には第１リクエスト後には待ち″期間は存在しない
。

本発明の池の例ではバックグランド記憶装置を、直列記
憶装置とすると共にこれを適宜構成配置して、バックグ
ランド記憶装置が書込まれていない期間中これに記憶さ
れている符号化データを制御回路の制御のもとてバック
グランド記憶装置で常時少くとも１回巡回すると共にペ
ージの新たなリクエスト時に入力回路をバンクグランド
記憶装置の出力側に結合し、該入力回路によって巡回情
報にこのページのページ番号を既知のように認識し、か
つこのページに関する符号化された画像情報を画像記憶
装置に転送し得るようにする。

これがため選択ｉ構は極めて簡単となる。その理由はこ
の巡回中要求されたページが通過するまで入力回路が通
常待ちモードにあり、従ってバックグランド記憶装置に
含まれるページを分離記録する必要がないからで、ある
。この場合には実際土酸る程度の待ち時間を必要とする
がこれは左程重要なことではない。その堆出は記憶され
た情報全部が短期間で巡回するからである。

記憶したデータの巡回が記憶装置の内容を更新すること
にあり、かつ書込み又は巡回が行われない期間がバック
グランド記憶装置の内容が消失する時間１＃期よりも短
かい揮発性の記憶装置によってバンクグランド記憶装置
を構成する場合には価格を廉価とすることができる。

集積化ＣＯＤ記憶装置（電荷結合装置ンではすでに単一
集積回路に８００にビット（８０８Ｘ１０２４ピント）
以上のビットを収納することができる。各々が１０２４
ビツトより成るユニットを用いて各々が８８６ビツトの
テキストの８ラインを記憶する場合には３０８Ｘ８：２
５コ８７ページを単一モジュールに記憶することができ
、１つの完全なマガジンに対しては８つのモジュールで
充分である。実際上１つのモジュールに４０以上のペー
ジを記憶することができる。その理由は、ページの大部
分が夫々２５ライン以下であるからである。

これがため画像記憶機構が相違する。画像記憶装置では
ライン毎に慟０シンボルの位置を有するテキストの各ラ
インに対して、各々が８ビツトの１バイトより成る画像
情報符号のみを、即ち第１ラインで画像情報符号の一部
分り構成するがライン番号に対しライン毎−Ｃ１，６ビ
ツトを除いてページ毎にページ番号を含む４０Ｘ８＝８
２０ビツトを記憶する。バックグランド記憶装置を入力
回路の前段に設けてディジタル情報の全部をライン番号
を含めて記憶し、従ってテキストのライン毎に実際に８
２０＋１６＝８８６ビツトを必要とするが、記憶装置へ
の書込みは簡単になる。その理由は番号ビット及び画像
情報ピントの分離が省略されかつバックグランド記憶装
置をディジタル入力信号の信号源と完全に交換し得るか
らである。

パンクグランド記憶装置は種々の型のシフトレジスタに
よって構成するか又は例えばＷビット“′ワード″を制
御回路のアドレス計数器により決まるワードアドレス位
置に記憶するアドレス自在の記憶装置を後段に有する直
並列変換器によって構成することができる。又、この場
合にも直列記憶装置として書込み中上述した組合せの特
性を呈することができる。この目的のために適当な型の
記憶装置を選定することができるがこれは本発明の要旨
ではない。

図面につき本発明の詳細な説明する。

第１図に示す本発明複合表示装置では例えばテレビジョ
ン受像機の受信区分から発生するビデオ信号を、テレテ
キスト−ビデオ入力プロセッサ（以下ＴＶＩＰと称す）
８の入力端子１に供給する。ＴＶＩＰの主目的は、既知
のように垂直ビーム帰線消去期間中に伝送されたテレテ
キストビデオラインを濾波すると共にこれらビデオライ
ンを出力端子５を経てディジタル入力信号（以下り工ｓ
と称する）として他の回路に供給することにある。

この出力端子５をスイッチ９の第１入力端子７に接続し
、スイッチ９の出力端子を入力回路（以下ＡＯＱと称す
）１８の入力端子１１に結合し、この入力回路によって
既知のように利用者により要求されたページに関連する
ＤＩＳから画像情報コードが得られるようにする。これ
ら画像情報コードを、例えば標準テレテキストランダム
アクセスメモリの形態の画像ストア（以下ＴＲＡＭと称
す）・１５に記憶する。リクエストされたページを画像
スクリーンに表示するためにＴＲＡＭを周期的に巡回し
て読取り表示に必要なビデオ信号を変換回路（以下ＤＳ
Ｐと称す）１７により発生させると共に出力端子１９を
経て表示管を具える表示回路（図示せず）に供給する。

ＴＶＩＰの出力端子５を、例えば１個以上の集積化され
たＣＯＤレジスタにより構成される直列バックグランド
ストア（以下００Ｄと称する）２８の入力端子２１に更
に接続する。バックグランドストア２３の出力端子２５
をスイッチ９の第２入力端子２７１’：接続し、従って
スイッチ９が位置２７−１０に位置している際に０（３
Ｅに記憶された慕＠＼入＼ＤＩＳを入力端子１１を経て
入力回路１８に供給し得るようにし、これにより情報が
０（３Ｄに記憶されているページを利用者がリクエスト
する際既知のように更に処理し得るようにする。

装置全体の操作手順を制御回路２９によって制御する。

通常のテレテキストの制御は本例では詳１“細に説明し
ないが、本発明に関連する制御は第４及び５図につき後
に説明する。

制御に際し、回路Ｔ　Ｖ　Ｉ　Ｐ　（ｓ）によってテレ
テキストの標準タイミング信号である多数のタイミング
信号を発生させるようにする。ＴＶＩＰのＴＯＬＫ出力
端子８１によって６．９８７５　ＭＨ２のテレテキスト
クロック信号を制御回路２９の入力端子４１に供給する
。

ＴＶＩＰのＳＲ出力端子８８によって各テレテキストビ
デオライン同期の始端にＯＦＦパルス１スタートライン
”を制御回路２９の関連する入力端子鳴８に供給すると
共にＴＶＩＰの出方端子８５によって制御回路２９の関
連する入力端子４５にデータエントリウィンドウ信号（
ＤＥＷ）を供給する。

信号Ｄ　Ｅ　Ｗ／は、テレテキストビデオラインが伝送
されている垂直ビーム帰線消去期間の部分中、即ち一般
に２０秒毎の鳴以上のビデオラインＮ期中０ＦＦ（φ”
）状態にある。フィールド期間中（即ちＮＴＳＯ方式で
はＶｅｏ秒）は書込み指令が存在するものとする。上記
期間以外ではＤＥＷ’はＯＮ　（”　１”）状態にある
。

利用者は例えば信号リンク４９を経て制御回路２９に結
合されているキーボード４７によってリクエストを表示
する。この信号リンク４９は配線結合とするが、遠隔制
御を行う場合にはこれを赤外線パルス又は超音波音薔パ
ルスによりその全部又は一部分を構成することもできる
。

制御回路２９により供給される制御信号を多重チャンネ
ル結合５１により線図的に示す。

新タナページがリクエストされると制御回路２９によっ
て先ず最初このページがバックグランドストア２８にす
でに記憶されているか否かをチェックする。このページ
の記憶が行われていない場合にはスイッチ９を図示の位
置？−１０に切換えてディジタル入力信号ＤＩＳを入力
回路１８に毎回ＤＥＷ期間中供給する。

このチェックは種々の手段で行うことができる。

例えばページ及びライン番号に基いて記憶されているバ
ックグランドメモリへの情報の書込み中制御回路の２次
メモリでチェックを行うことができるＯ バックグラン゛トスドアを１秒以内で読取るため、情報
を呼出し時に新たなリクエストで先ず最初ノくツクグラ
ンドストアをチェックする際に利用者に遅延を感知させ
ることなく、この情報を存在時に読取−ると共に存在し
ない場合に到来ディジタル入力信号を通常の平均待ち時
間で走査することもできる。

この場合には平均待ち期間が僅かに増大するがこれは制
御回路を簡単化することで相殺される。

テレビジョン信号が伝送されるフィールド期間のこれら
部分中ＤＥＷ’＝１となり、テレテキストクロック信号
ＴＳＯＬＫは不作動状態となる。

要求されたページの番号が既知であり、図面に示さない
回路によって認識されると直ちにＡＯＱ１８によって画
像ストア１５のこのページの画像情報の記憶を開始する
。

これが必要でない場合でもバックグランドストアへのＤ
ＩＳの記憶を連続的に行うか又は新たなリクエストで開
始し得るようにする。或いは又１この記憶を画像ストア
の記憶と同時に、従ってページ番号が認識されると直ち
に開始し得るようにする。

要求されたページがＴＲＡＭ（１５）に記憶されると直
ちにその表示を開始し得るようにすると共にバンクグラ
ンドストアに更に書込むようにする。バックグランドス
トアがＸラインの容量を有する場合にはＴＲＡＭの書込
み開始後Ｘライン周期で書込みが終了し得るようにする
これは種々の手段で行うことができる。即ち制御回路２
９でＸパルスＳＲ’を計数するか又はＤＥＷ周期当り舎
テレテキストラインの場合にはｘ／４ＤＥＷ’パルスを
計数することができる。或いは又予定の高いページ番号
を認識すると直ちに書込みを停止することができる。ア
ドレス認識を行う正確な位置は本発明では重要ではない
。これはＴＶＩＰ及びＡＯＱの双方に対して行うことが
できる。この目的のために、アドレス認識を行う場合に
はＤＩＳを制御回路２９に供給することができる。

書込み処理が終了した後ＤＩＳによってバックグランド
メモリでライン番号と共にページ番号を表わすよう昏こ
するがＴＲＡＭも要求されたページのライン番号と共に
画像情報を含むようになる。

次のリクエストがいまだ書込まれていないページに対し
て行われる場合には上述した手順が繰返されるようにな
る。

しかし大部分の場合、次のリクエストはバックグランド
ストア２８にすでに記憶されているページに対して行わ
れる。

スイッチ９を位＠２７−１０に切換える場合にはＡＯＱ
によって要求されたページの画像情報をＴＲＡＭに供給
し得るようになる。

バックグランドストア２８を揮発性のストアとしない場
合にはこの転送はストアをアドレスすることによって行
うことができる。その理由は要求されたページの記憶さ
れている個所が正確に判明しているからである。或いは
又、バックグランドストア２８に記憶された情報を巡回
させることができ、ＡＣＱは要求されたページが通過す
るまで待機する。この場合にはバンクグランドストア２
８はディジタル入力信号の他の信号源として作動するが
、その相違点は、巡回同期を好適には垂直ビーム帰線消
去期間だけ減少し、即ち２０ｍ秒よりも幾分短いフィー
ルド周期に等しくして平均待ち時間を１０ｍ秒以上とす
る点である。この待ち時間は利用者が感知しない程度に
短いものである０ 第２図は１個以上のメモリモジュール６１〜６４を具え
る直列バックグランドストア２８の特定の例を示す。本
例では各モジュールを、８１５８９２ビツト素子を直列
に配置したＣＯＤシフトレジスタが得られるように選定
する。物理的には左程差はないか、モジュールとして各
々が１０２４ビツトの８０８群を有するモジュールを用
いる場合には回路構成を簡単とすることができる。

各モジュールには入力端子６７及び出力端子６９を設け
、これら端子をスイッチ７１〜７５により夫々相互結合
し得るよう（こする。これらスイッチの図面に示す位置
では各モジュールは巡回モジュールとなり、従って何等
他のモジュールには接続しない。

この状態で、ストアを周期的しこ更新する。この更新を
書込み回期ＤＥＷ間で常時１回行うため、８０８Ｘ１０
２４個のシフトパルスを非巡回更新処理に対しはは１５
ｍ秒で供給する必要がある。

１５ｍ秒中のこれら３１５８９２個のシアトノくルスは
ほぼ２１　ＭＨｚのシフトクロック周波数に相当する。

かかるシフトクロック信号ＳＣを制御回路２９によりシ
フトクロック信号入力端子８０に供給する。

パンクグランドストアに書込みを行うためにはスイッチ
７１〜７５をＤＥＷ周期中図面に示す所とは異る他の位
置に切換えるようにする。モジュール６１〜６５は互に
直列に配列する。Ｄ　Ｅ　Ｗ　Ｒ期中ディジタル入力信
号ＤＩＳを入力端子２１、ストア入力スイッチ８１、読
取りスイッチ８２及びスイッチ７１を経て第１モジユー
ル６１の入力端子ｆＰ７に供給し得るようにする。次い
でスイッチ８１及び８２を第２図に示す位置に切換える
。

スイッチ８１は制御回路２９からバックグランドストア
２８の入力端子８８に供給された信号ＳＩによって制御
する。

薔込み作動は夫々モジュール６１〜６５のシフトクロッ
ク信号として作用するテレテキストのクロック信号の速
度で行い得るようにする。

Ｄ　Ｅ　Ｗ　−１ｍ期でｍ＝４個のテレテキストライン
が伝送されるものとすると、４Ｘ３８８個のビットが上
述したように連続的に書込まれるようになる。数８８６
が因数３を有しているため、１０２４の倍数はこの場合
発生せず従ってｎ個のモジュールに対しては常時Ｎ−１
個のラインが２個のモジュールｉ及びｉ＋１（ｉ＝１．
−−−、Ｎ）に亘って記憶かつ分布されるようになる。

これがため８ラインの各群に対しては伝送された８ｘ１
３６＝１００８個のビットに１６ビツトが加えられて１
０２４ピツトとなる。

或いは又、記憶モジュールに対し８８６ビツトの倍数を
選択することもできる。しかし本例のモジュールは廉価
となる。その理由はこれらモジュールが通常のテレビジ
ョン画像をディジタル形態で記憶するために用いられて
いるからであり、この場合８０８個のラインが８１２．
５ラインのフィールド当り記憶されている。ライン毎に
各々が１傷ビツトの５１２素子を記録する場合にはこれ
らモジュールのうちの７個がテレビジョンフィールドの
完全な情報を記憶する容量を有している。

この型のモジュールをテレテキストのフィールドに用い
得ることは勿論である。

はぼ２−Ｉ　Ｍ）（Ｚのシフトクロック信号をテレテキ
・ストのクロック信号と同期させてシフトクロックがテ
レテキストのクロック周波数の８倍、即ち２０．８１２
５　ＭＨｚで作動するようにする場合には構成を更に簡
単化することができる。この場合にＬＬ　Ｘインチ８１
（Ｓｉｎ）を適宜制御してシフトクロックの各第８ｆＮ
期の一部分中スイッチが図面に示す位置にあり、第８円
期の残りの時間中図面に示す位置とは異る位置にあるよ
うにする。テレテキストのクロック周波数でシフトクロ
ックによってライン周期当り１０２４個のパルスを発生
させるため、ライン周期の終端でテキストの１ラインの
第１ビツトが１０２４ビツトより成る（仮の）１群の最
後の部分、例えば位置１　’０２１に到達するようにな
る。各記憶ビットは先ず第１に、２つの遊びシフト作動
が追従するため第２情報ピツトは１０２４ピツトの群の
位［１０１８Ｇこある。これがため８８６番目の情報ビ
ットはビット位置１０２１−８Ｘ８８５＝１６に到来す
るようになる。残りのピット位置はいまだ記入されてい
ないままである（第８図の行Ａ−Ａ参照）。中間位置の
記入を行うためにはモジュールＭの端部でシフトされた
情報ビットをスイッチ８１が他の位置にある時間中第１
モジユール６１の入力側にフィードバックする。１ライ
ン又はテキストの第１ビツトが１群の端部で位置１０２
１に常時位置するため、古いビットは新たなビットの書
込みと同時にモジュール６５の出力端子６９−Ｎに現わ
れるようになり、従ってこの古いビットはこのスイッチ
が図面に示す位置にない瞬時にスイッチ８１に到達する
ようになる。これを防止するために、１シフト周期の遅
延を発生する遅延回路８５を出力端子６９−Ｎとスイッ
チ８１との間に配設する。この遅延は、シフトクロック
入力端子８６を経てシフトクロックにより制御されるフ
リップフロップ８４を追加してＮＸ３０８Ｘ１０２４個
のビットを有する総”合シフトレジスタを拡張すること
により簡単に実施することができる。

ビット位［１，４，７，１０等に最初に書込まれたビッ
トが、位置２，５，８．１１等で全てのモジュールと１
遅延ピツトとの和を経る第１パツセージ後かつ位置８，
６，９．１２等における第２パツセージ後に書込まれる
ようになることは明らかである。シフトレジスタの全体
は第８パツセージの終端に記入されるようになる（第８
図行Ｂ−Ｂ及びＣ−０＃照）。

Ｎ＝８とすると全部で８　’Ｘ　８　Ｘ　８０８＝２７
７２個のラインが記憶されるようになる。２７７２７７
２番目ンの第１ビツトを第１モジユールの１０２４ビツ
トの第１群の１０２１０２１番目ト位置に記憶し、この
ラインの８８６番目のビットをこの群のビット位置１６
に記憶する。次いで２７７１７７１番目ンの第１ビツト
を第１モジユールの１０２４ビツト位置の第２群の１０
２１０２１番目ト位置に記憶し、この順序で順次記憶を
行い、最後に１８４９８４９番目ンの第１ビツトを第８
モジユールの８０８番目の群の１０２１０２１番目ト位
置に記憶する。１８４８８４８番目ンの情報はこの群に
予め記憶されていたが、１位置シフトされてモジュール
１の第１群に位置するようになり、従ってビット１はビ
ット位置１０２０に位置し、８８６番目のビットはビッ
ト位置１５に位置する１ようになる。従って全部で８Ｘ
８０８群のビット位置φ〜１８　、−−−１０２２及び
１０２８は記入が行われなくなる。

第４図は本発明に関連する制御回路の１例を示し、これ
によりバックグランドストアの書込み及び更新中に要求
され、るタイミング信号を発生させるようにする。本例
の作動は第５図の時間ダイアダラムにつき説明する。第
５図において時間ダイアダラムの種々の行には第慟図に
用いた信号及び計数器の名称を示す。

本例制御回路は、先ずクロック信号発生回路９１（ＣＧ
）を具え、この発生器によって周波数が自走状態でテレ
テキストのクロック信号ＴＯＬＫの周波数のほぼｎ倍（
ｎは整数）のクロック信号を発生する。即ちこのクロッ
ク信号発生回路９１は入力端子４１を経て到来するクロ
ック信号ＴＯＬＫにより適宜同期するためその発生周波
数はＴ　ＯＬ　Ｋ　０ＪＩＩｉＪ波数のｎ倍に正確に等
しくなる。

上述した例ではｎ＝ａとしたが本発明はこれに限定され
るものではない。クロック信号発生回路　１９１から発
生するクロック信号ＣＬＫｎをＡＮＤゲート９５の第１
入力端子９８に供給し、このゲート９５の出力端子９７
のシフトクロック信号ＳＣを制御回路の出力端子９９に
発生させるようにする。

又、シフトクロック信号ＳＣを例えば１０ピット計数器
ＯＴＲ，の形態の１０２４分の１分局器１０８の入力端
子１０１に供給する。本例では全ての計数器は信号端縁
がＯＮからＯＦＦに切換わる際にその位置を変化するも
のとする。ｊｓ６図に示す信号において常時ＯＮは信号
パルスの頂部を示し、ＯＦＦは信号パルスの底部を示す
。全ての計数素子にはリセット入力端子Ｒ′を設け、こ
れにより計数器をφ位置にセントし得ると共にＲ′＝φ
である限り計数器はφ位置を保持する。

計数器１０８の出力信号０．を位置φ〜８０９をとり得
るｆ９１０位置型計数器１０７の入力端子１０５に供給
する。計数器１０７には出力信号ＥＲ’の出力端子１０
９を設け、この出力端子を計数位置φ〜８０８中ＯＮ状
態とし、計数位置８０９中ＯＦＦ状態とする。ＥＲ−出
力端子１０９をＡＮＤゲート９５の第２入力端子１１１
に接続する。

本例では計数器１０７を第１７リツプフロツブ１１５と
、８個の７リツプフロツプ１１７と計数器の位置８００
を復号するＮＡＮＤゲート１１９とを有する９ピツト型
の計数器とする。従ってＮＡＮＤゲート１１９の出力端
子を計数器１０７の出力端子とする。又フリップフロッ
プ１１５の信号Ｑ□′の出力端子を計数器１０？の出力
端子１２１に接続する。従って７リツプ７０ツブ１１５
の内容がφのとき、即ち計数器１０７の全部の偶数位置
でＱ、／　＝　１となり、全部の奇数位置でｑ／＝φと
なる。

信号Ｑ工′をＯＲゲート１２５の第１入力端子１２８に
供給し、その第２入力端子１２７を制御回路２９０Ｄ　
Ｅ　Ｗ’の入力端子４５に接続する。ＯＲゲート１２５
の出力端子１’　２９をＡＮＤゲート９５の第８入力端
子１８１に接続する。

又、シフトクロック信号ＳＣを８位置型計数器１８５の
入力端子１８８に供給し、この計数器１３５の出力端子
１８７に出力信号Ｑ、を発生させるようにする。本例で
は８位置型計数器１８５には既知のように、２個のＪＫ
フリップフロップ１８９及び１４１と、第１７リソプ７
０ツブ１８９のＪ　入力端子に接続された入力端子１４
８と、両フリップ７℃ツブ１８９及び１４１のリセット
入力端子Ｒ′に接続されたリセット入力端子１．４５と
を設ける。入力端子１４８及び１４５力５双方ともＯＮ
状態にある場合には計数器１３５Ｇ１次に示す８位置を
経る巡回シーケンスで計数を行う。

”φ”　この場合Ｑ８＝ψ、Ｑ４＝φ ″ｌ”　こめ場合Ｑ８二１．．Ｑ、＝φ“８″　この場
合％　＝　１　＋　Ｑ４　＝　”最後しこイ６号ＳＯ′
ｆ：ＡＮＤゲート１会９の第１入力端子１４７に供給し
、その第２入力端子１５１を８位置型計数器１８５の出
力端子１１７に接続する。制御回路２９の出力端子°１
５３をＡＮＤゲー）１４９の出力端子とし、これにより
ノくツクグランドストア２８の入力端子８８に信号ＳＩ
を供給し得るようにする。Ｓｏ及びＱ、が双方ともＯＮ
・状態にある際、即ち計数器１１１５が位置″８”にあ
る際、信号ＳＩはＯＮ状態となる。

第５図の左側部分Ｄ−ＥはバックグランドストアにＤ　
Ｉ　Ｓ　′ｆｔＷ込み中の信号及び計数位置の変化を示
し、右側部分Ｅ−Ｆはバックグランドストアの情報を更
新中のこれら信号及び計数位置の変化を示す。信号の書
込みは常時ＤＥＷ期間中に行われるためＤＥＷ＝１及び
Ｄ　Ｅ　Ｗ’　＝φとなる。ＤＥＷ’に応答して計数器
１０７の８個の７リツプフロンブ１１７は零位置に保持
されるため、ＥＲ’＝１となり、従ってＡＮＤゲート９
５の第２入力端子１１１は書込み周期全体に亘りＯＮ状
態となる。

第１ビデオラインの始端でＤＥＷ−周期中信号スタード
ライン（ＳＲ’＝φ）が発生し、これにより計数器１ｏ
ｓ、フリップ７０ツブ１１５及び計数器１８５を零位置
にリセットする。これがためＱ□′＝１となりＯＲアゲ
−１２５の第１入力端子１２８がＯＮ状態となる。この
ゲートの第２入力端子１２？はＤ　Ｅ　Ｗ’　＝φに応
答してＯＦＦ状態のままである。これがため出力端子１
２９がＯＮ状態となりその結果ＡＮＤゲート９５の第１
入力端子１８１もＯＮ状態となる。ＡＮＤゲート９５の
この状態においてクロック信号発生器の各パルスＯＬ　
Ｋｎによって１個のパルスＳＣを発生する。

これがため計数器１０８が位置φ〜１０２８を順次通っ
て零位置を計数する状態に応答して１０２４個のシフト
クロックパルスＳＯが順次発生する。位置１０２８から
φへの遷移時に７リツプ７０ツブ１１５か計数を行うた
め、次段の計数器１０７はＱ□′＝φで１位置となる。

これに応答しＡＮＤゲート９５の第１入力端子１８１が
ＯＦＦ位置となり、従ってパルスＳＣは更に発生しなく
なる。最初の１０２４個のパルスＳ　（、中Ｓ　Ｉが各
々の第８パルスＳＣに応答してＯＮ位置にあるため、第
２図に示すバンクグランドストアのスイッチ８１及び７
１を経て、このＤＥＷ期間の第１ビデオラインのディジ
タル入力信号のビットＶ１〜１／８８６が第８図の行Ａ
−Ａに示す位置でバックグランドストアに順次書込まれ
るようになる。

新たな信号Ｓ　Ｒ／の到来後書込み手順を再び繰返す。

この書込みは第２ビデオラインの最初のビット２／１で
開始し、ＤＥＷｌｆｉ１期の最後のビデオラインｍの最
後のピッ）ｍ／８８６の記憶により終了する。新たな信
号ＳＲ’が到来しない場合には計数器８０８は零位置に
保持され、ＤＥＷ周期が終了するまでＱ０′はＯＦＦ状
態のままである。瞬時Ｅの直後にＤ　Ｅ　Ｗ’倍信号Ｏ
Ｎ状態となりメモリの更新周期が開始する。Ｄ　Ｅ　Ｗ
／が１であるためＯＲゲート９５の第８入力端子１８１
がＯＮ状態となり、従ってパルスＳＣが再び発生する。

入力端子１２７がＤＥＷ’＝１によりＯＮ状態に保持さ
れている限り信号Ｑよ′の状態はＯＲゲート１２５に対
し重要ではない。

更新周期の開始時に計数器１０７は１状態にある。１０
２４個のＳＯパルスの後°、計数器１０７は位置ＩＩ　
２”にあり、８０８ｘ１０２４個のＳＣノ々ルスの後計
数器１０７は最終位置”　８０９　”にあり、従ってＥ
　Ｒ’はφに等しくなりその結果ＡＮＤゲート９５の第
２入力端子１１１がＯＦＦ状態となり、シフトクロック
パルスＳＣは更に発生しなくなる。これがため全てのモ
ジュールＭ０〜Ｍｎは更新周期に必要なように８０８Ｘ
１０ｇ４個のＳＱノイルスで正しく１回巡回する。この
周期にはクロック発生器ＣＧ（９１）は、テレテキスト
のクロック周波数又はこれよりも幾分高い周波数のほぼ
３倍の周波数例えば２１　ＭＨｚで非同期状態で作動す
る。

従って８０８Ｘ１０２４個のＳＯパルスは８０８　ｘ　
１，０２４：２１−１５ｍ秒を必要とする。これが゛た
め新たなＩｊ″ＥＷ周期の開始前でフィールド周期後に
更新作動は完了する。次のＤＥＷ周期ではテキストの（
ｎ＋ｉ）番目のラインのピッ）　（ｎ＋１）／１の書込
みが開始する。従って制御回路２９はテキストの最大２
７？２ラインが書込まれるまでこの作動を継続する。

更新周期中バックグランドストアのスイッチ８１の出力
側をモジュールＭ０に相互接続しないため、スイッチ８
１の位置は自由となる。従って更新期間中計数器１ａ４
は計数を継続するため第８ノぐルスＳＣ毎にこれに応答
して１個のノくルスＳＩを発生し、Ｊ、−’１”又はＪ
、−ＥＲ’が満足されるようになる。

上述した回路は種々の時間周期が計数器により得られる
場合の一１例を示したものである。従って種々の変形が
可能となり、例えば７リツプ７０ツプトシてＤ−７リツ
プフロツブのような他の型のものを用いることもできる
。計数作動が前縁又はパルス自体で継続される場合には
同一の回数を容易に得ることができる。又、計数器１０
８をスイッチオン時に零位置に設置する場合にはリセッ
ト作動を後に行う必要はない。その理由はこの計数器が
常時零位置で計数を停止するからであるＯバックグラン
ドストアのモジュールＶを他の数に選択する場合には！
３ｘ３８０ｘＮ個のラインを記憶し得ることは勿論であ
る。Ｎ−７とすると最大・で６４６８個のラインを書込
むことができ、こねはページ当りの平均を２０ラインと
するとほぼ８２０ページ、即ち８つ以上のマガジンに対
して充分なものとなる。

バックグランドストアが一旦書込まれると、１ページの
ラインは通常ｌモジュール内に位置する１０２４ビツト
の連続群に記憶されるようになる。

これがため、本例では最初に要求されたページのライン
１Ｎ２０がＮ番目のモジュールの群８０８〜２８９に位
置するようになる。

記憶した情報の読取りも種々の手段で行うことができる
。

この目的のための読取回路１６１を第２図に示す。この
読取回路の片側をＶモジュールの出力端子６９〜６９−
Ｎに接続し、他側をバックグランドストアの出力端子に
接続する。

読取回路では制御回路によって、例えば要求されたペー
ジが記憶されたモジュールに相当する入力端子又は選択
回路のサンプル例えばモジュールの順次の出力端子を選
択する。更新サイクル中読取りは８ビツト毎に行われる
ため情報は出力端子２５及びスイッチ９を経て入力回路
１８の入力端子１１に供給される。この入力回路１８に
は通常のテレテキスト周波数にほぼ等しいほぼ７　ＭＨ
ｚの周波数でビットを供給する。要求されたラインの情
報は次の高いページ番号が検出されるまで通常のように
画像ストア１５に転送する。更新作動が２０ｍ秒毎に繰
返されるため平均待ち時間は１０ｍ秒となり、これは無
視できる程度の時間である。成る場合にはページの最後
のラインを前のモジュールに含めるようにする。モジュ
ールの群１を新たなページ番号が検出されることなしに
読取る場合にはこの前のモジュールへの切換えを行う。

８ビツト毎に１回行う読取りはスイッチ５１ｎ（８１）
と同様に制御されるスイッチＳ。ｆｆ（図示せず）によ
って実行する。この目的のため計数器１８５の位置、例
えば°°φゝ′、“°１°ゝ及び°°３°°を復号し得
るようにし、この際制御回路によって、スイッチＳ。ｆ
ｆをは力偽・子２５に要求されたラインを発生する復号
部に結合する。第８Ｌ！！Ｊは、例えばライン１８４８
〜１６６７の全部が８倍の位置番号を有する群の位・置
に書込まれ、このビットがＸ−１０２４十Ｙ・８個のパ
ルス後にモジュールの出力側に現われる状態を示す。復
号すべき位置に対してはＸモジュロ８に相当する符号を
選択する。

読取り前に、バックグランドストア２８の全てのスイッ
チ７１〜７５及び読取りスイッチ８２を他の位置に切換
えると共に更新作動を１回行ってＮＸ８０８Ｘ１０２４
個のシフトクロックパルスＳＣ及びスイッチＳ。ｆｆを
計数器１８５に結合する場合には構成を簡単化すること
ができる。読取回路は出力端子６９〜６９−Ｎのうちの
１個の端子にのみ接続する。全てのモジュールの全部の
情報はＮＸ１５ｍ秒で１巡し、従ってＮ−７の場合には
ほぼ１０５ｍ秒で１巡する。要求したページに対してか
かる構成の簡単化によって平均待ち時間が６２．５ｍ秒
、即ちほぼｌ／２０秒となり、この場合も著しく感知し
得る程度とはならない。

ＮＸ３０８ＸＩ０２４個のパルスＳＣ後にバックグラン
ドストア全体を一旦更新し、且つ全部の情報を再び同一
位置に正しく記憶する。この場合には計数器１０７を拡
張してＮＸ８０Ｂ＋２位置を有し、Ｎ−７に対し位置２
１５７で更新を停止し計数器１０７が２〜１１ビツト拡
張されるようにする必要がある。

この状態では信号ＥＲ’をＨＡＮＤゲート１１９の出力
側から位置２１５７の復号を行う第２’　Ｎ　Ａ　Ｎ　
Ｄゲート（図示せず）の出力側に切換える必要がある。

少くともこの周期中は計数器１８５のＪ８入力端子１４
８をＯＮ状態とする必要がある。前述したように入力端
子１４８は連続的にＯＮ状態とするか又は信号ＥＲ’に
結合することができる。

読取回路の構成及び上述した回路の変更は既知の補助手
段を用いて容易に得ることができる。

前述したように本発明装置は他の手段を用いることもで
きる。即ち全ての群が記入されると直ちにバックグラン
ドストア２８の誉込みを停止ｔ、［いで書込みを継続さ
せることもできる。

８個のモジュールを用いる詞では、２７７２番目のライ
ン後に次のラインを書込む場合にはこのラインを第１ラ
インと重畳して書込む。かかる観点からみれば最も古い
情報は常時重畳して書込まれるようになる。有効な情報
を変化させるため、次に要求されるページがバックグラ
ンドストアに含まれるか又は含まれないかの点とリクエ
ストが行われた瞬時とを一致させる必要がある。しかし
この場合にも平均で２７７２：２０−１８０ページが記
憶されるようになる。テレテキストページの全部のスト
ックが詞えば１９５べ−、ジである場合には１９５のリ
クエストのうちの１８０のリクエストが待ち時間なく行
われる。残りの６５のリクエストに対してはテレテキス
トの繰返し周期の６５／１９５−１８部分に等しい周期
内にその書込むべき順番が到来するため平均待ち時間は
そのｌ／６　ｓ分となる。繰返し周期がほぼ８０秒の場
合には１９５ランダムリクエストのうち６５リクエスト
の平均待ち時間は１／６Ｘ８０−５秒となる。１９５の
リクエストの全部に対しては５秒の待ち時間が平均で６
５回路発生し、はぼ零秒の待ち時間が１８０回発生する
ため、全部の平均待ち周期はほぼ１．７秒となり、最大
は１０秒となる。

上述の場合には、すでに記憶されているページに対する
待ち時間は”零゛°であるが記憶されていないページの
少数のリクエストに対する待ち時間は平均で１５秒とな
り最大でＳＯ秒である。記憶し得るページの数と全部の
テレテキスト情報内容との間の比がほぼｏ、５以上とな
る場合には上述した第２の方法が一般に好適である。従
ってこれは、例えばモジュールが８個でストックが１９
５ページの場合であり、モジュールが８個でストックが
８００ページの場合ではない。

バックグランドストアを全部のストックが記憶され得る
ような大ぎな容置を有するように選定する場合には、双
方の場合に対して待ち時間が第１のリクエスト後常時°
′零゛°となう従って双方の方法を同等に使用すること
ができる。

第２の使用方法においてテキストのＮｘ８ｘ３０Ｂライ
ンを記憶した後にも書込みを停止しない場合を除き、書
込み、更新又は読取り中の他の作動は第１の使用方法に
つき説明した所と全く同一である。

又、現在の標準集積回路を回路素子３，１８゜１５及び
１７に対して何等の変更を施すことなく用いてテレテキ
ストの処理を好適に行い得ることは双方の使用方法に対
して同様である。

制御回路２９、スイッチ９及びバックグランドストア２
８のスイッチング素子（メモリモジュール６１〜６５を
除く）は１個の集積回路１５５（第１図）に組込むこと
ができる。

第６図に示すようにバックグランドストアは１００ペー
ジの完全なマガジンに関するディジタル入力信号ＤＩＳ
を記憶するに好適な記憶容置を有する１個以上の記憶モ
ジュール６０１．６０２．６０８テ構１ｆｆｉする。こ
れら信号ＤＩＳは電子接続部６０５を経て第１選択回路
６０９の信号大刀端子６０７に供給する。

上述した所と同様に第１選択回路６０９によって書込み
周期ＤＲ：Ｗ　（テレビジョンフィールド周期の１部分
中のデータエントリウィンド）接続部６１１．６１２，
６１８及び６１４を経てモジュ−／ｌ／６０１゜６０２
、６０８を直列的に相互接続する。

第２選択回路６１９には個別の接続＠　ａｌｌ、　６１
１１１及び６１５に接続されたモジュール６０１．６０
２゜６０８の出力信号の入力端子６２１．６２２．　ｆ
＄２３と、接続部６０５に接続されたＤＮＳの入力端子
６２５とを設ける。第２選択回路６１９の出力端子６２
７を入力回路６ａｔ（ＡＯＱ）の入力端子６２９に接続
してバックグランドストアの内容を読取るようにする。

利用者は要求するページの番号を制御素子及び制御回路
（双方とも図示せず）を経て選択し、これによりページ
選択信号ＰＳを既知のように電子接続部６８８に供給し
てＰＳを入力回路６ａｌの他の入力端子６３５に供給し
得るようにする。この入力回路の出力端子６８７をテレ
テキスト回路、列えば画像記憶装置、文字記号発生器及
びビデオ信号発生器の他の既知の回路素子に接続する。

又、バンクグランドストアのＤＩＳの入力端子６０５に
はＤＩＳ入力端子６４８及びｐｓ入力端子６４５を有す
るマガジン選択回路（ＭＳＯ）６４１を設ける。このマ
ガジン選択回路の出力端子６４７を第１選択回路６０９
の選択入力端子６４９に接・続してこれにマガジン選択
信号ＭＳを供給し得るようにする。

バックグランドストアは以下に示すように作動する。１
つのページが要求されると、入力回路６３１を通常のよ
うに第２選択回−些６１９を経て記憶モジュールに接続
して要求されたページに関連するＤＩＳがストアに記憶
されているが否かを′！＃出する。

上述したようにこの検出は、更新サイクル中の８つの連
続するフィールド周期中記憶モジュール６０１．６０２
又はａＯａに入力回路を順次接続することにより行う。

要求されたＤＩＳが検出されると、入力回路６８１によ
ってこのＤＩＳライン番号から符号化画像情報を他の処
理を行うための出力端子６δ７に供給する。その後新た
なページが要求されるまで第２選択回路６１９によって
入力回路の入力端子６２９をＤＩＳの第２・選択回路６
１９の入力端子６２５に接続する。この伏態では入力回
路６３１によって選択した゛ベージに関するデータのＤ
ＩＳを連続してチェックするため例えばこ・れらページ
の内容の一中間変更を以下に示すように行うことができ
る。

テレテキスト及びこれに！Ａ達するシステムのような従
来のシステムでは、要求されたページの番号を８つの数
字によって榊成し、その第１数字によってマガジンの番
号を表示する。

所望の情報がバックグランドストアに記憶されてＣ）な
いことが判明した場合にはこの情報を接続路６０５．６
２５．６１９．６２７及び６２９を経てＤＩＳから先ず
最初取出し、この情報をテレテキストのページの完全な
ストックの送信機サイクル時間に依存する１０〜１５秒
の平均待ち時間で入力回路に到達せしめるようにする。

又、ページ番号はマガジン選択回路６４１に供給する。

このマガジン選択回路によってＤＥＷＩＭ期のテレテキ
ストビデオラインの始端の要求ページの第１数字と内蔵
されているマガジン番号とを比較する。これらのマガジ
ン番号が一致するとマガジン選択信号ＭＳを発生すると
共にこれを第１選択回路６０７の選択入力端子６４９に
供給する。

このマガジン選択信号ＭＳは、通常″ＰＡＧＥ　ＨＥＡ
Ｄ−ＥＲ８”　（常時ページのラインφ）と称されるラ
インに他のマガジン番号が現われるまで”ＯＮ”状態に
保持されたままである。

ＭＳが°’ＯＮ”状態にあるＤＥＷ周期中このＤＩＳを
直列配置の記憶モジュールに通常のように書込む。ｌサ
イクル以下の完全な送信機サイクルが終了した後選択し
たマガジンに関連する全てのラインラバツクグランドス
トアに記憶する。こし力（りめ向−のマガジンからのペ
ージに関する次のリクエストは８フィールド周期内即ち
ほぼ１．Ｆｔ）１０−ａｏｍ秒の平均待ち時間内に常時
確認され、この待ち時間は利用者にとって不快とならな
し）程度の長さである。

実際上マガジンは通常多くても１００ページないため、
選択したマガジンのＤＩＳの書込み番まイ也のマガジン
のページに対する次のリクエストがあるまで継続し、従
って成る時間後に７＜ツクグランドストア全体にはこの
マガジンに関する情報が記入され、これにより同一の情
報が種々の累る記憶位置に２回以上記憶されるようにな
る。

マガジン番号は８ピツトノ１ミングコードで表わされる
ため情報を嚢込むか否かの決定にＧまこのシンボルの開
始後８テレテキストビット周期力（力）力）るだけであ
る。目的のラインが探索マガジンに属する場合にはシン
ゲル自体も書込む必要力（あるため、ストアに嚢込むべ
き信号に対し少くともＢテレテキストビット周期の遅延
をマガジン選択回路６４１に設けるようにする。これら
の書込み遅延回路は既知である。この目的のため、殆ん
どの場合シフトレジスタを用い、本例では少くとも８個
のシフト素子を設けたシフトレジスタを用し）る。

第７図は多数重）の記憶モジュールを具える大型のバッ
クグランドストアを示す。第１図におし）で第６図に示
す素子と同一の素子に（ま同一の符号を付して示す。

本例では第１選択回路６５９及び第２選択回路６６９は
多数の記憶モジュールが接続されるように拡大する。

Ｎ個の記憶モジュールの第１部分を例えＧｆ第６図に示
す８個のモジュール６０１，６０２及び６０８で構成す
る。ＭＷ周期中第６図に示す所と同様に第８モジ°ニー
ル６０８の出力端子を接続部６１５゜第１選択回路６５
９及び接続部６１０を経て第１モジユール６０１の入力
端子に結合する。前述した所と同様にＤＥＷ周期以外の
周期生金てのモジュールの出力端子を接続部６１１〜６
１０乃至６６５〜６６４を経てその入力側に接続する。

又、第６図に示す装置と同様にモジュール８０１，６０
２及び６０８をマガジンの選択に用いる。不側の作動モ
ードも第２図につき説明した所と同様である。

バックグランドストアの第ｇ８ｔＳ分は、モシューｋ　
Ｍｉ（６５１）〜ＭＮ（６５８）　ヲ具え、ｔｏ後ノモ
−、；ニール６５３の出力端子をＤＥＷ周期中接続部６
６５、第１選択回路６５９及び接続部６６０を経てモジ
ュール６５１の入力側に接続する。バックグランドスト
アの第２部分は選択したマガジン以外のマガジンに関す
る情報を記憶するに好適であり、且つ、前述したオラン
ダ国特許願明細誉に記載された所と同様に第１選択回路
６５９の入力端子６４９の信号ＭＳが”ＯＦＦ”状態に
ある限り作動状態と雀る。

ストアから情報を読出す場合、第２選択回路６６９は前
記オランダ国特許出願第７　、７０４　、８９８号に記
載されたのと同一態様で作動する。

ラン・イン期間の後バックグランド・ストアの第１部分
は、最後に選択されたマガジンに関するＤＩＳ情報で完
全に満たされ、第２部分は本来的に未知である別のマガ
ジンの部分を常に含む。

例えば、テレテキストの全記憶ページが８００である場
合、次の状態が起る。この例において述べた７個のモジ
ュールの各々は平均８７ページを含むことができる。

選択されたマガジンが、例えば、６０ページを含んでい
る場合、このマガジン全体は一部を二重にしてモジュー
ル６０１，６０２．６（Ｍｌに含まれる。

残り２４０ページには４Ｘ８７−１４８ページが記憶さ
れ、特にこれらページは送信機により最後に送信される
。

多くの場合法の要求は先に選択されたマガジンに関する
。第６図の場合における如く、かかる要求は格別の待機
時間を伴うことなく承認される。

次の要求が別のマガジンからのページに関する場合には
、このページが第２部分に記憶されている確率は１４８
／２４０であり、従って要求は極く僅かな待機時間で承
認される。

残りの場合においては要求は、僅か以前には送信されず
、従って要求後に直接または実際上直接送信される情報
に関する。これは、８００のうち９４の可能な要求に対
し、約８０秒の送信機サイクル時間の４７　／　８００
倍すなわち４．７秒の平均待機時間が生ずることを意味
する。多くの要求は第１グループ内に入るので、全平均
待機時間は１秒程度に過ぎない。

上述した例では、選択されたマガジンの６０ページを記
憶するのに２個のモジュールで充分であることは明らか
である。

同じく第２図に示した他の可能な拡張構成においては、
第１選択回路６５９にフィードバック接続を施して、後
者の例においてモジュール６０Ｂの出力端子６１８をＤ
ＥＷ期間に当りモジュール６０１の入力端子６１０に結
合し、更に、出力端１子６６５を入力端子６１４に結合
して本例においてバックグランド・ストアの第２部分を
、残り２４０ページのうち５Ｘ８７−１８５ページを記
憶する５個のモジュールによって構成するようにするこ
とができる。

この目的のための構成はＤ工Ｓ用入力端子６７８と、マ
ガジン番号およびページ番号を示すコードのため出力端
子６７５とを有するページ番号認識回路（ＰＮＲ）６７
１を備え、上記コードはページ・ヘッダとして送信され
る。かかるコードは、メモリ・アドレス当り１ビツトを
記憶する少なくとも８００メモリ・アドレスを有するラ
ンダム・アクセス・メモリ（ＲＡＭ）６７９のアドレス
入力端子６７７に供給する。

新たなテレビジョン・チャンネルが選択される毎に８０
０メモリ・アドレス全ての内容がメ”に調整される。

然る後ページ番号例えばマガジン６のページ１７が認識
されると直ちに、メモリ・アドレス６１７に′ｌ”が書
込まれる。

マガジン６が６０ページを含んでいる場合、ある時間、
遅くとも１送信機サイクル時間の後に１００個のメモリ
・アドレス６００〜６９９のうち６０個のメモリーアド
レスは”１”を含む。

ＲＡＭ６７９の読出出力端子６８１は計数回路６８５の
計数人力端子６８８に接続し、この計数回路は例えば８
個のカウンタ６８７−１〜６８７−８を備えている。あ
る時間の後すべてのカウンタは対応するマガジンのペー
ジ番号を示す計数値・を有し、本例では、１００個のメ
モリ・アドレスの各グループにおいて常に１”の個数が
計数されるので、カウンタＮ６（，６８７−６）の計数
値が１６０″となる。この計数動作は、例えば、各フィ
ールド期間で毎秒毎に周期的に行われるので・、マガジ
ンの内容が送信機側において１ページまたは複数ページ
だけ拡張され、関連する数値は新たな一層大きいページ
番号となる。

新たなページの要求時には第１選択回路６５９が信号結
線６２９およびモジュー／Ｘ／選択入方端子、６９１を
介して、マガジン番号に対応するカウンタ、本例ではカ
ウンタ６８７−６に結合される。

計数値が８７より小さい場合、または安全マージンが例
えば８５より小さく取られている場合第１選択回路６５
９はマガジン選択のためモジュール・１だけ確保し、そ
の理由は、この場合帰還路６１〇−６１１がＤＥＷ期間
の内外に連続的に存在するからであり、第２部分に対し
ては６６５〜６１２に至る帰還路がＤＷＥ期間に際し存
在する。

計数値が、本例で選定した如く６０°′になると、上述
したように２個のモジュールが確保される０ “７４”（または例えば’７０”）より大きい計数値で
は初めの８個のモジュールがマガジン選択のため確保さ
れる。残りのモジュールは常に、記憶した情報を読出す
場合この続出を、バックグランド・メモリを有しないテ
レテキスト装置の場合の如くフィールド期間の小さいＤ
ＥＷの部分に際しただけ行われる代りに連続的に行うこ
とができることに起因して生ずる純時間圧縮用に使用さ
れる。

簡単化した実施例ではＲＡＭ６７９のアドレス場所を１
００に減少でき、その場合計数回路６８５は１個のカウ
ンタ６８７だけ備える。その場合、選択されたマガジン
のページだけ計数される。第。

１選択回路６５９は１個のモジュールを確保す４ことに
よって起動する。計数値が”８５”〜”８７−のうちの
選択された値、または７０”〜″’７４”のうちの値を
超えると直ちに１個のモジュール（２または８）が確保
されたモジュールに常に付加される。しかし、一層大き
いマガジンがマガジン部に適切な順序で記憶される以前
に若干長い期間を要する。

選択されたマガジンが、例えば、８００ページのうちの
８０ページを有する小さいマガジンであ１って、マガジ
ン選択用には１個のモジュールを確保すれば充分な場合
は、残り２７０ページのうちの６ｘａ７−２２２ページ
を記憶することができ、従って、マガジン選択用に８個
のモジュールヲ永久的に確保する場合の平均待機時間に
比べ平均待′・□機時間を一層減少できる。

少なくとも１００ページの容量を有するバックグランド
・ストアを使用すればモジュールの可変確保が可能にな
る゛ことは明らかであり、ここの例では選択されたマガ
ジンの大きさに応じてマガジン選択用に８個のモジュー
ル１，２または８が確保され、その結果、時間圧縮のた
め２または１およびダのモジュールが使用される。

本発明はテレテキスト受信機に適用できるだけでなく、
ＡｎｔｉＯｐｅ、　Ｔｅ１ｉｄｏｎ等の如き同様な方式
の受信機にも同様に適用できることも明らかである。

【図面の簡単な説明】

第１図は本発明複合表示装置の基本構成を示すブロック
図、 第２図は第１図に示す装置のバックグランドストアの構
成を示すブロック図、 第８図は第２図に示すバックグランドストアのラインお
よびビットの位置を示す説明図、第４図はバックグラン
ドストアへのデータの記憶中および更新中に用いられる
制御回路の構成を示すブロック図、 第５図は第４図に示す回路の作動を示すタイムチャート
、 第６図Ｇｊ−ｒガジン選択を行うバックグラン）−Ｘド
アの構成を示すブロック図、 第７図は時間圧縮を行う第２記憶選択部を有するマガジ
ン選択を行うバックグランドストアの構成を示すブロッ
ク図である。 １・・・入力端子（３） ８・・・テレテキスト・ビデオ久方プロセッＶ　（ＴＶ
ＵＰ）５・・・出力端子（８） ７・・・第１入力端子（９） ９・・・スイッチ １１・・・入力端子（１３） １８・・・入力回路（ＡＯＱ）　　　１５・・・画像ス
トア（ＴＲＡＭ）１７・・・変換回路（ＤＳＰ）　　　
１９・・・出力端子（１７）２１・・・入力端子（２３
） ２８・・・直列バックグランドストア（ＣＯＤ）２５・
・・出力端子（２８）　　　２７・・・第２人力端子（
９〕、２９・・・制御回路　　　　　８１・・・Ｔ（３
ＬＫ出力端子（８）８８・・・ＳＲ出力端子（３）　　
３５・・・ＤＥＷ’出力端子（８）４１・・・入力端子
（２９）　　　４８・・・入力端子（２９）４５・・・
入力端子（２９）　　　４７・・・キーボード４９・・
・信号リンク　　　　５１・・・多重チャンネル結合。 フルーイランペン７アブリケン （ＮＬ）■８３０１１７４

Claims (1)

1. 【特許請求の範囲】 １　テレビジョン信号と共に伝送され、表示すべき画像
   情報、ページ及び行番号を符号化された形状で含むディ
   ジタル入力信号を受信し、テレビジョン信号のフィール
   ド周期にページの１つ以上の行の画像情報を伝送し得る
   入力回路と、入力端子が該入力回路の出力端子に結合さ
   れ、ページの符号化入力情報を書込みかつデータの時間
   間隔中この情報を記憶する画像記憶装置と、符号化画像
   情報をテレビジョン受像脣により表示するに好適なビデ
   オ信号に変換する変換回路と、少くとも２つのページの
   符号化データを記憶するバックグランド記憶装置と、前
   記画像記憶装置及び前記バックグランド記憶装置へのデ
   ィジタル入力信号の伝送を制御する制御回路とを具え、
   テレビジョン受像管にデータの時間間隔中ページの形態
   の複合表示を行う装置において、前記制御回路を適宜構
   成配置してページの新たなリクエスト時にこのページが
   バックグランド記憶装置にすでに記憶されているが否が
   をチェックし、すでに記憶されている場合には符号化画
   像情報をバックグランド記憶装置が新たなリクエスト時
   信号には要求されたページが既知のように確認されて画
   像記憶装置に書込まれるまで前記ディジタル入力信号を
   前記入力回路に供給し、かつ該ディジタル入力信号を前
   記バンクグランド記憶装置の入力側に供給してバンクグ
   ランド記憶装置に多数のページの符号化データが記憶さ
   れるようにしたことを特徴とする複合表示装置。 ム　制御回路は、符号化データの書込み中バックグラン
   ド記憶装置に記憶されていたページを記憶する第２記憶
   装置を具えることを特徴とする特許請求の範囲第１項記
   載の複合表示装置。 ＆　バックグランド記憶装置を、直並列変換器及びＷビ
   ットのワード長さを有するアドレス自在の記憶装置によ
   って構成し、前記直並列変換器によって直列入力信号の
   Ｗ個の連続ビットをメモリワードに合成すると共にこれ
   をアドレス自在の記憶装置の制御回路により選択された
   アドレス位置に書込むようにしたことを特徴とする特許
   請求の範囲第１項記載の複合表示装置。 表　バックグランド記憶装置を、直列記憶装置とすると
   共にこれを適宜構成配置して、バックグランド記憶装置
   が書込まれていない期間中これに記憶されている符号化
   データを制御回路の制御のもとてバックグランド記憶装
   置で常時少くとも１回巡回すると共にページの新たなリ
   クエスト時に入力回路をバックグランド記憶装置の出力
   側に結合し、該入力回路によって巡回情報にこのページ
   のページ番号を既知のようしこ認識し、かつこのページ
   警こ関する符号化された画像情報を画像記憶装置に転送
   するようにしたことを特徴とする特許請求の範囲第１項
   記載の複合表示装置。 艮　直列バンクグランド記憶装置を、記憶したデータの
   巡回によっても記憶装置の内容を更新すると共に情報が
   記憶又は巡回されない時間の周期を情報がバックグラン
   ド記憶装置から消失する時間よりも知くし得る揮発性の
   記憶装置としたことを特徴とする特許請求の範囲第４項
   記載の複合表示装置。 ＆　バックグランド記憶装置を２個以上の副記憶装置で
   構成し、該副記憶装置は書込み生瓦に直列に配列すると
   共に書込みを行わない時間の同期生瓦に結合しないで１
   個の副記憶装置に記憶された符号化データをこの副記憶
   装置内でのみ巡回させるようにし、更にバックグランド
   記憶装置は副記憶装置の出力側を書込みの行われていな
   い時間の周期中入力回路の入力側に連続的に結合するよ
   うに配列した選択回路を具えることを特徴とする特許請
   求の範囲第４項記載の複合表示装置。 フ、　バックグランド記憶装置を２個以上の直列副記憶
   装置で構成し、該直列副記憶装置は書込み処理生瓦に直
   列に配列すると共に書込みを行わない時間の周期生瓦に
   結合しないで１個の副記憶装置に記憶された符号化デー
   タをこの副記憶装置内でのみ巡回させるようにし、更に
   バックグランド記憶装置はその読取り中制御回路によっ
   てリクエストされたページのデータを含む副記憶装置の
   出力側を入力回路の入力側に結合するようにしたことを
   特徴とする特許請求の範囲第４項記載の複合表示装置。 ８、　直列バンクグランド記憶装置はディジタル入力信
   号のピット周波数のｎ倍の内部転送速度に好適となるよ
   うに配設し、前記制御回路はこのｎ倍の周波数のクロッ
   ク信号発生回路を具え、該クロック信号発生回路をバッ
   クグランド記憶装置への書込み中入力信号のデータビッ
   ト１到波数に同期させ、更にバックグランド記憶装置は
   スイッチを具え、該スイッチによって直列バックグラン
   ド記憶装置の入力側をｎ倍の周波数のクロック信号の各
   ｎ番目の周期中ディジタル入力信号に結合すると共に中
   間周期（ｎ−１）中入力端子が直列バックグランド記憶
   装置の出力端子に接続された遅延回路の出力側に結合す
   るようにしたことを特徴とする特許請求の範囲第４項記
   載の複合表示装置。 ９、　遅延回路によってｎ倍の周波数のクロック信号発
   生器の１クロック周期に等しい遅延を生せしめるように
   したことを特徴とする特許請求の範囲第８項記載の複合
   表示装置。 １（１，ハックグランド記憶装置にはそのディジタル入
   力信号の入力側に、マガジン番号を符号化データの各ラ
   インの始端に認識するマガジン選択回路と、該マガジン
   選択回路により制御され、出力側がバックグランド記憶
   装置の入力側に結合され選択されたマガジンに関連する
   ディジタル入力信号をバックグランド記憶装置に供給す
   る記憶装置の入力スイッチとを設けたことを特徴とする
   特許請求の範囲第１項乃至第９項の何れかに記載の複合
   表示装置。 ＩＬ　　バックグランド記憶装置には選択されたマガジ
   ンのディジタル入力信号を記憶する第１部分及び第２部
   分を設け、該第２部分の時間圧縮入力端子を前記記憶装
   置の時間圧縮出力端子に結合し、これにより選択された
   マガジン以外のマガジンに関連するディジタル入力信号
   の少くとも一部分をバンクグランド記憶装置の第２部分
   に供給するようにしたことを特徴とする特許請求の範囲
   第１Ｏ項記載の複合表示装置。 １２、　　バックグランド記憶装置を複数個の記憶装置
   モジュールで構成し、該モジュールの少くとも第１モジ
   ユールによってマガジン選択を行イ、選択されたマガジ
   ンのデータが１個のモジュールの容量を越える場合に少
   くとも１個の他のモジュールを前記第１モジユールに結
   合すると共にその他の場合には該他のモジュールをバッ
   クグランド記憶装置の第２部分、に結合するようにした
   ことを特徴とする特許第５求の範囲第１１項記載の複合
   表示装置。 ｌ＆　マガジン選択回路は１つのマガジンのページ数を
   計数する少くとも１個の計数器を具え、該計数回路によ
   って選択されたマガジンの計数されたページ数が第１モ
   ジユールのページ容量に少くともほぼ等しい場合に和の
   信号を発生し、該和の信号を結合回路に供給して少くと
   も１個の池のモジュールを第１モジユールに結合するよ
   うにしたことを特徴とする特許請求の範囲第１２項記載
   の複合表示装置。 １４　　バックグランド記憶装置にはディジタル入力信
   号の発生中これらディジタル入力信号を連続的に書込む
   ようにしたことを特徴とする特＃！Ｆ請求の範囲第１項
   乃至第１８項の何れかに記載の複合表示装置。 １５、　　ディジタル入力信号のリクエストされたペー
   ジの発生時に開始する所定時間間隔中バンクグランド記
   憶装置にデータ入力信号を書込むようにしたことを特徴
   とする特許請求の範囲第１項乃至第１８項の何れかに記
   載の複合表示装置。