SU995324A2 - Дешифратор - Google Patents
Дешифратор Download PDFInfo
- Publication number
- SU995324A2 SU995324A2 SU813339783A SU3339783A SU995324A2 SU 995324 A2 SU995324 A2 SU 995324A2 SU 813339783 A SU813339783 A SU 813339783A SU 3339783 A SU3339783 A SU 3339783A SU 995324 A2 SU995324 A2 SU 995324A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- code
- control
- Prior art date
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
(54) ДЕШИФРАТОР
1
Изобретение относитс к технике преобразовани электрических сигналов и может быть использовано в телеметрических системах и автоматизированных системах управлени , при сборе накопленной информации с удаленных объектов.
Известен дешифратор, содержащий элементы ИЛИ, блок сравнени , блок управлени перезаписью, тактовую шину, чейки пам ти, блок формировани сигнала сброса , п вентильных блоков, блок временной зашиты, блок формировани кодового образа 1.
Недостаток указанного дешифратора в том, что при потере хот бы одного бита (разр да) текущего кодового образа в радиоканале , этот и все последующие .кодовые образы выделены не будут, что приведет к потере телеметрической информации.
Цель изобретени - повышение надежности .
Дл достижени указанной цели в дешифратор , содержащий последовательно соединенные через первые элементы ИЛИ п чеек пам ти, блок сравнени , выполненный на однотипных чейках, блок управлени перезаписью, вход которого соединен с
Claims (2)
- тактовой шиной, а выход - с первыми входами соответствующей чейки пам ти, блок формировани сигнала сброса и п вентильных блоков, соединенных последовательно, элементы ИЛИ, блок временной защиты и 5 блок формировани кодового образа, причем первый и второй выходы каждого вентильного блока подключены к второму и третьему входам соответствующей чейки пам ти и первому и второму входам соответствующей чейки блока сравнени , третьи входь которых соединены с тактовой шиной, при этом четвертый вход первой чейки блока сравнени соединен с блоком формировани кодового образа непосредственно , а остальных чеек - через COOTIS ветствующие вторые элементы ИЛИ, причем первый вход блока формировани кодового образа подключен к тактовой шине, второй - к выходу блока временной защиты и входу блока формировани сигнала сброса, а третий - к входу блока времен ° ной защиты, выходу п-го вентильного блока и другом входу блока формировани сигнала сброса, выход которого соединён с четг вертыми входами чеек пам ти, выходы которых подключены к другим входам соответствующих вентильных блоков, кроме того , выходы чеек блока сравнени через соответствующие третьи элементы ИЛИ подключены к другому входу блока управлени перезаписью, введены блок управлени выдачей кодовых образов, формирователь управл ющего сигнала, второй блок сравнени и второй селектор кодовых образов, входы которого подключены к входу и первому синхронизирующему входу дещифратора , второй управл ющий вход второго селектора кодовых образов соединен с выходом блока формировани сигнала сброса , первый управл ющий вход и выход второго селектора кодовых образов соединены с выходом и первым входом второго блока сравнени соответственно, а его управл ющий выход соединен с входом блока формировани сигнала сброса и вторым входом блока управлени выдачей кодовых образов, первый вход которого соединен с управл ющим выходом первого селектора кодовых образов, а его третий вход и выход соединены соответственно с первым выходом и первым и вторым входами блока формировани кодовых образов второй выход котого соединен с вторым входом второго блока сравнени , а его управл ющие выходы - с первым и вторым входами формировател управл ющего сигнала, выход и синхронизирующий вход которого вл ютс выходом и первым синхронизирующим входом дешифратора соответственно. Блок управлени выдачей кодовых образов содержит узлы четного и нечетного управлени и два элемента ИЛИ, первый и второй входы блока вл ютс первыми входами узла четного управлени и первого элемента ИЛИ и узла нечетного управлени и второго элемента ИЛИ соответственно , второй вход узла нечетного управлени вл етс третьим входом блока, а его выход соединен с вторым входом первого элемента ИЛИ, выход которого вл етс первым выходом блока, второй выход которого соединен с вторым входом узла четного управлени и подключен к выходу второго элемента ИЛИ, второй вход которого соединен с выходом узла четного управлени . На чертеже приведена функциональна схема предлагаемого дещифратора. Устройство содержит селекторы 1 - 1 - 1-2 кодовых образов; блоки 2-1 - 2-2 сравнени , блок 3 формировани сигнала сброса блок 4 временной защиты, блок 5 формировани кодовых образов, формирователь 6 управл ющего сигнала, счетчик 7, элемент ИЛИ 8, блок 9 управлени кодовых образов, узел 10 четного управлени , элементы ИЛИ 11 - 1 - 11-3, узел 12 нечетного управлени , счетный 13 триггер, вентиль 14. Вход 15 дешифратора и его первый синхронизирующий вход 16 вл ютс соответствующими входами 17, 18 и 19, 20 первого 1 - 1 и второго 1-2 селекторов, выходы 21 и 22 и управл ющие входы 23 и 24 которых соединены с входами 25, 26 и выходами 27, 28 соответствующих блоков 2-2 сравнени , вторые входы 29 и 30 которых соединены с первым 31 и вторым 32 выходами блока 5 формировани кодовых образов, первый выход которого, кроме того , соединен с третьим входом 33 блока 9 управлени выдачей кодовых образов: первый 34 и второй 35 выходы которого соединены с входами 36 и 37 соответственно, а его первый 38 и второй 39 входы соединены с управл ющими выходами 40 и 41 селекторов 1 - 1 - 1-2 соответственно, которые соединены также с входами 42 и 43 блока 3 формировани сигнала сброса выход 44 которого соединен с вторыми управл ющими входами 45 и 46 селекторов 1 - 1 - 1-2, а также с входом 47 блока 4 временной защиты, выход 48 которого соединен с третьими входами 49 и 50 блока 3 и блока 5, управл ющие выходы 51 и 52 которого соединены с входами 53 и 54 формировател 6 управл ющего сигнала, выход 55 которого вл етс выходом дещифратора, а его синхронизирующий вход - его первым 16 синхронизирующим входом, второй 56 синхронизирующий вход которого вл етс аналогичным входом блока 2-1 сравнени и входом 57 блока 2-2 сравнени , а также входом 58 блока 5 формировани кодового образа. Кроме того, первый 38 и второй 39 входы блока 9 управлени выдачей кодовых образов соединены с первыми входами 59 и 60 соответственно четного 10 и нечетного 12 узлов управлени и входами 61 первого 11 - 1 и 62 второго 11-2 элементов ИЛИ соответственно, второй вход первого элемента ИЛИ 11-1 и второй вход 63 второго элемента ИЛИ 11-2 соединены соответственно с выходами 64 и 65 узлов 12 нечетного управлени и 10 четного управлени , при этом третий вход 66 блока вл етс вторым входом 67 узла 12, а первый 34 и второй 35 выходы блока - соответственно выходами 68 и 69 первого 11 - 1 и второго И-2 элементов ИЛИ, выход 69 второго элемента ИЛИ 11-2 подключен также к второму входу 70 узла 10; 71 и 72 - выходы селекторов 1 - 1 - 1-2, 73 и 74 - выходы блока 5 формировани кодовых образов, 75 и 76 - входы блоков 2-1 и 2-2 соответственно. На входы 15 и 16 поступают синфазно бит информации и тактовый сигнал, которые запоминаютс в селекторах 1 - 1 - 1-2, а также поступают на соответствующие входы 25 и 27 блоков 2-1-2-1 сравнени , где сравниваютс с соответствующими разр дами кодовых образов, которые поступают на входы 29 и 30 блоков 2-1 - 2-2. При этом на вход 29 блока 2-1 поступает первый J oдoвый образ, а на вход 30 блока 2-2 - второй кодовый образ. При равенстве сравниваемых разр дов изменений в селекторах не происходит и они не принимают следующие разр ды (биты) информации. При неравенстве на управл ющем выходе 27 или 29 формируетс сигнал продвижени , который сдвигает накопленный код на выход 71 (72) на один бит (разр д) прин того кода и накопление и сравнение прин того кода с заданным кодовым образом продолжаетс . При обнаружении заданного кодового образа в поступившей на вход 15 информации , т. е. при равенстве всех разр дов поступившего кода и кодового образа, задаваемого блоком 5, формируетс сигнал на выходе 40 или 41 селектора 1 - 1 или I-2. Рассмотрим конкретные услови дешифрировани . 1. Допустим, услови радиоканала обеспечивают надежный прием информации. С выхода 73 блока 5 подаетс первый кодовый образ, которьш поступает на вход 75 блока 2-1 дл сравнени , а также проходит через элемент ИЛИ 11-3 на вход счетного триггера 13, который перебрасываетс и открывает вентиль 14. На выход 74 блока 5 подаетс второй кодовый образ, который поступает на вход 76 блока 2-2 дл сравнени . На входы 15 и 16 поступают биты текущей информации и тактовые сигналы, которые запоминаютс в селекторах 1-1 - 1-2 и сравниваютс в блоках 2-1 - . При отыскании первого кодового образа на выход 40 селектора 1 - 1 поступает сигнал, который через блок 3 поступает на . входы 45 и 46 селекторов 1 - 1 - 1-2 и сбрасывает их, а также на вход 47 блока 4, который сбрасываетс и начинает отсчет интервала временной защиты. Если в течение заданного защитного интервала времени блок 4 не будет сброшен, то на его выход 48 поступит сигнал, который сбросит в исходное состо ние блок 5 (по входу 50 и через блок 3 селекторы 1-1 и 1-2. Сигнал с выхода 40 селектора 1--1 поступает также на вход 59 узла 10 четного управлени и через первый элемент ИЛИ 11 -1 на вход 36 блока 5, который на выход 73 подает третий кодовый образ. Этот образ поступает на вход 75 блока 2-1 дл сравнени , а также через третий элемент ИЛИ 11-3 (вход 67) на вход триггера 13, который возвращаетс в исходное состо ние и закрывает вентиль 14. Затем выдел етс второй кодовый образ и на выход 41 селектора 1-2 поступает сигнал, который через блок 3 возвращает в исходное состо ние селекторы 1 - 1 - 1-2 и блок 4, а также поступает на вход закрытого вентил 14 и через элемент ИЛИ 11-3 на вход триггера 13, который открывает вентиль 14, кроме того, через второй элемент ИЛИ 11-2 на вход 70 узла 10, который сбрасываетс , и на вход 37 блока 5, который подает на вход 57 блока 2-2 четвертый кодовый образ. 2. Допустим, в радиоканале потер н хот бы один бит первого кодового образа. Первый кодовый образ с выхода 73 блока 5 поступает на вход 75 блока и через третий элемент ИЛИ 11-3 на вход триггера 13, который открывает вентиль 14. Второй кодовый образ с выхода 74 блока 5 поступает на вход 76 блока 2-2. Так как первый кодовый образ селектором 1 - 1 и блоком 2-1 не выдел етс , то через некоторое врем селектируетс второй кодовый образ и на выход 41 селектора 1-2 поступает сигнал, который через блок 3 сбрасывает селекторы 1-1 - 1-2 и блок 4, а также поступает через третий элемент ИЛИ И-3 на йход триггера 13 и через открытый вентиль 14 и первый элемент ИЛИ И - 1 на выход 44 блока 5. При этом триггер 13 возвращаетс в исходное состо ние и закрывает вентиль 14, а блок 5 подает третий кодовый образ на вход 75 блока 2--1 сравнени и через третий элемент ИЛИ 11-3 на вход триггера 13, который перебрасываетс и открывает вентиль 14. Кроме того, сигнал с выхода 41 через второй элемент ИЛИ 11-2 (вход 62) поступает на вход 70 узла 10, который сбрасываетс , и на вход 37 блока 5, на выход 74 которого подаетс четвертый кодовый образ. 3. Допустим, в радиоканале потер н второй кодовый образ. В этом случае сигнал с выхода 40 поступает на вход 42 блока 3 и на вход 59 узла 10, который собран по схеме счетного триггера, а также через элемент ИЛИ 11-1 на вход 36 блока 5, на выход 73 которого поступает третий кодовый образ. Так как второй кодовый образ не выдел етс селектором 1-2 и блоком 2-2, то следующим выдел етс третий кодовый образ . Поэтому на выход 40 селектора 1 - 1 снова поступит сигнал, который подаетс на вход блока 3, через элемент ИЛИ 11 - 1 на вход 36 блока 5, на выход 73 которого подаетс п тый кодовый образ. Этот кодовый образ через элемент ИЛИ 11-3 и триггер 13 закрывает вентиль 14. Кроме того, сигнал с выхода 40 селектора 1 - 1 поступает на вход 59 узла 10, на выходе 65 которого формируетс в этом случае сигнал, который через элемент ИЛИ 11-2 -поступает на вход 37 блока 5, на выход 74 которого поступает четвертый кодовый образ. Работа блоков 2 и 5 синхронизируетс тактовыми сигналами с входа 16. После селекции (п-1) кодового образа на выходе 51 блока 5 формируетс сигнал, который поступает на вход счетчика 7 и запускает его. Счетчик суммирует тактовые сигналы с входа 16 и, после отсчета заданного интервала , равного интервалу между (п-1) и п кодовым образом, на его выход поступает сигнал, который через элемент ИЛИ 8 поступает на выход 55 дешифратора. В случае селекции п-го кодового образа сигнал с выхода 29 через элемент ИЛИ 8 поступает на выход 30. При селекции кодовых образов п-1 и п сигналы на выход 30 поступают одновременно. Кодовые интервалы между кодовыми образами произвольны , но между (п-1) и п кодовыми образами такой интервал жестко соответствует заданному числу тактовых импульсов на входе 34. Сигнал на выходе 30 дешифратора сигнализирует о том, что следуюший- бит информации вл етс сигналом передачи телеметрических или иных сообщений. Предлагаемое устройство обеспечивает компенсацию посто нных в радиоканале кодовых образов. Кроме того, дешифратор формирует на выходе 30 управл ющий сигнал при выходе из стро одного из каналов (селектор - блок сравнени ), что повыщает его надежность, оперативно измен ет кодовые образы (изменение символов О и 1 в таких образах) без изменени какихлибо аппаратурных доработок, что расшир ет область его применени . Формула изобретени 1. Дешифратор, по авт. св. № 754672, отличающийс трм, что, с целью повышени надежности, в него введены блок управлени выдачей кодовых образов, формирователь управл ющего сигнала, второй блок сравнени и второй селектор кодовых образов, входы которого подключены к входу и первому синхронизирующему входу дещифратора, второй управл ющий вход второго селектора кодовых образов соединен с выходом блока формировани сигнала сброса, первый управл ющий вход и выход второго селектора кодовых образов соединены с выходом и первым входом второго блока сравнени соответственно, а его управл ющий выход соединен с входом блока формировани сигнала сброса и вторым входом блока управлени выдачей кодовых образов, первый вход которого соединен с управл ющим выходом первого селектора кодовых образов, а его третий вход и выход соединены соответственно с первым выходом и первым и вторым входами блока формирование кодовых образов, второй выход которого соединен с вторым входом второго блока сравнени , а его управл ющие выходы - с первым и вторым входами формировател управл ющего сигнала, выход и синхронизирующий вход которого вл ютс выходом и первым синхронизирующим входом дещифратора соответственно.
- 2.. Дешифратор по п. 1, отличающийс тем, что блок управлени выдачей кодовых образов содержит узлы четного и нечетного управлени и два элемента ИЛИ, при этом первый и второй входы блока вл ютс первыми входами узла четного управлени и первого элемента ИЛИ и узла не-, четного управлени и второго элемента ИЛИ соответственно, второй вход узла нечетного управлени вл етс третьим входом блока , а его выход соединен с вторым входом первого элемента ИЛИ, выход которого вл етс первым выходом блока, второй выход которого соединен с вторым входом узла четного управлени и подключен к выходу второго элемента ИЛИ, второй вход которого соединен с выходом узла четного управлени . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 754672, кл. Н 03 К 13/24, 01.06.76 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813339783A SU995324A2 (ru) | 1981-09-24 | 1981-09-24 | Дешифратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813339783A SU995324A2 (ru) | 1981-09-24 | 1981-09-24 | Дешифратор |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU754672A Addition SU154027A1 (ru) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU995324A2 true SU995324A2 (ru) | 1983-02-07 |
Family
ID=20977422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813339783A SU995324A2 (ru) | 1981-09-24 | 1981-09-24 | Дешифратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU995324A2 (ru) |
-
1981
- 1981-09-24 SU SU813339783A patent/SU995324A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU995324A2 (ru) | Дешифратор | |
SU1192150A2 (ru) | Устройство приема сигналов фазового пуска | |
SU1197116A1 (ru) | Устройство приема двоичных сигналов | |
US4730309A (en) | Data transmission station | |
SU879619A1 (ru) | Устройство дл сбора информации с рассредоточенных объектов | |
SU957199A1 (ru) | Мультиплексный канал | |
SU636644A1 (ru) | Устройство дл индикации | |
SU940287A1 (ru) | Перестраиваемый селектор импульсных последовательностей | |
SU794753A1 (ru) | Устройство дл передачи ипРиЕМА диСКРЕТНОй иНфОРМАциипО пАРАллЕльНыМ КАНАлАМ СВ зипЕРЕМЕННОй длиНы | |
SU1287138A1 (ru) | Устройство дл синхронизации вычислительной системы | |
SU873445A1 (ru) | Устройство дл синхронизации по циклам | |
SU737951A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU758564A1 (ru) | Устройство кадровой синхронизации | |
SU1238278A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
SU907835A1 (ru) | Устройство синхронизации | |
SU1488971A1 (ru) | Устройство фазирования тактовых импульсов | |
SU1629969A1 (ru) | Устройство дл формировани импульсов | |
SU1220955A1 (ru) | Устройство дл автоматического регулировани напр жени в контактной сети | |
SU1305747A1 (ru) | Устройство приема информации с временным разделением каналов | |
SU1711342A1 (ru) | Способ цикловой синхронизации и система дл его осуществлени | |
SU1109928A2 (ru) | Дискретное устройство синхронизации | |
SU1341727A2 (ru) | Устройство цикловой синхронизации | |
SU1012239A1 (ru) | Устройство дл упор дочивани чисел | |
SU1660025A1 (ru) | Устройство для формирования команд телеуправления | |
SU866772A1 (ru) | Устройство дл цикловой синхронизации |