JPS59165163A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 胤先次１ 本発明は情報処理システム、とくに、画像信号などの情
報量の多いデータを扱う情報処理シスタームに関するも
のである。

゛支釆韮遺 画像情報を単なる表面的なパターンとして符号化した画
像信号は、情報の意味を符号化した狭義のデータ信号と
比較して信号の量がきわめて多い。したがって、論理的
な面から見れば情報の冗長性が高いと言える。しかしこ
の冗長性は１画像パターンを構成する上で必要なもので
あり、画像通信においては冗長な部分を伝達しないと画
像が完成されない。そこで画像通信システムでは、この
ような冗長な部分も伝達しなければならず、狭義のデー
タ通信に比較して伝送すべき信号の量が格段に多い。

このことは１画像信号を扱う電子計算機において処理装
置に過大の負荷をかけることになり、多重処理を困難に
している。また、画像ファイルとしての外部記憶装置の
入出力部には大容量のバッファを設けなければならない
。しかし大容量のバッファを用いることは、ハードウェ
アをやたら大型化させ、また外部記憶媒体の記憶単位の
大きさにも自ら限界があるため、その意味でも適当でケ
い・ たとえば、複数のファクシミリ端末装置で中央の処理シ
ステムの画像情報ファイルを共同利用するシステムでは
、画像情報の蓄積情報量が膨大になる。共同利用システ
ムの１つの利点はハードウェアおよびソフトウェアの利
用効率を上げることであるが、画像情報の共同利用ファ
イルシステムでは、膨大な情報量のために使用者による
応用に多様性をもたせることが困難になり、この利点が
十分に生かされなくなってしまう。

ファクシミリ通信は従来、ファクシミリ端末装置相互間
の回線交換により行なわれていた。中央の処理システム
の画像情報ファイルに蓄積されている画像信号を処理シ
ステムからファクシミリ端末装置に送信したり、送信側
ファクシミリ端末装置から受信側ファクシミリ端末装置
に蓄積交換によってファクシミリ信号を転送したりする
ことは、と述の膨大な情報量を扱うことの困難性が故に
、行なわれていなかった。つまり、機械を仲介する通信
制御機能は、ファクシミリ通信にかぎって実現されてい
ない。

−−１ 本発明の目的は、このよう、に従来性なわれていない画
像情報の多重処理を行なうことができる情報処理システ
ムを提供することにある。

なお、本明細書において、用語「符号」は、意味を符号
化したデータのみならず、画像情報などの単なる表面的
なパターンを符号化したデータをも包含する広義に解釈
するものとする。

東−−１ 本発明の構成について以下、その実施例に基づいて説明
する。

第１図を参照するとループ状データ通信網αが示されて
いる。ループαは、縦続的すなわちタンデムに接続され
たノードＴｌ、、、、、Ｔｉ、、、、、ＴＮ、およびセ
ンタの処理システムとしての情報処理装置Ｓを含む。な
お、情報処理装置Ｓも本ループαではノードとして機能
する。

このループ状伝送リンクαを流れる符号形式は一定長の
伝送フレームの繰返しからなり、各フレームは代数的な
法則に従う符号系列すなわち符号語からなる。各７−ド
Ｔｉは１つの伝送フレームを共有し、伝送フレームの情
報シンボル部はループαの各局間を巡回する。

伝送フレームの情報シンボル部は第２図に示すように複
数の部分からなる。すなわち、通信情報が含まれる通信
情報部１００と、この伝送フレーム１０２の発着呼情報
などの制御情報を含む制御チャネルを形成する制御部１
０４である。同図に示すように、これに始め符号１０６
、冗長巡回検査（ＣＲＣ）符号１０８および終り符号１
１０が付加されて伝送フレーム１０２が形成される。伝
送フレーム１０２の各部分は複数のフィールドに分割さ
れており、各フィールドは各ノード・情報処理装置間の
通信チャネルを形成する。

メートＴＩ、、、、、Ｔｉ、、、、、丁Ｎは第３図に一
般的にノードＴ１として示すように、使用者の端末装置
（図示せず）などに接続される送信レジスタＳＤ。

および受信レジスタＲＤを有する。これらの端末装置に
はファクシミリなどの画像信号を送受信する画像端末も
含まれる。したがって、伝送フレーム１０２に含まれる
符号語すなわち符号系列は、これらの画像情報を符号化
した信号を含むものである。なおこれらの画像端末は不
在通信可能に構成されていると有利である。

ループαの上位局Ｔ１−１からあ伝送路は復調器ＤＥＨ
に収容され、下位局Ｔｉ１１への伝送路は変調器ＭＣＩ
Ｄに収容される。図示のようにこのノードは、−上位局
からの信号を受信する受信部Ｒ１受信したスクランブル
されている信号をデスクランブルするデクランブラＤＳ
、受信した符号が代数的な符号化の法則に従っているか
否かを伝送フ？−ム１０２のファンクション符号、たと
えば始め符号１０８によって検査し、誤りを訂正する検
査部ＰＲ１符号語を一時的に蓄積するバッファとしての
シフトレジスタＳＲ１たとえばＣＲＣなどの代数的な符
号化処理を行なって伝送フレーム１０２を形成するフレ
ーム形成部ＰＳ、およびこのフレームの符号語をスクラ
ンブルするスクランブラＳＣを有する。これらの回路は
一連のシフトレ）スタによって構成されている。

この回路は伝送フレームを構成して符号化伝送を行なう
ものであり、確実に同期保持を行ない、誤りの自己訂正
を行なってビットａり率を小さくしている。自己訂正不
能の場合は再送を行なう。

端末装置との信号の送受は、シフトレジスタＳＲにおい
て伝送フレームの各シンボルの伝送順序に従って位置づ
けされるタイミングでシフトレジスタＳＲの内容が受信
レジスタＲＤに転送され、送信レジスタＳＤの内容でシ
フトレジスタＳＲの内容を更新することによって行われ
る。

より詳細には、検査部ＰＲは後述のクロック源ＣＬＫか
ら供給されるビットクロックに応動し、デスクランブラ
Ｏ９によってデスクランブルされた符号語が代数的符号
化の法則に従ったものであるか否かを検査し、その結果
を保存する。これはシフトレジスタＳＲに転送される。

シフトレジスタＳＲは、この符号語を蓄積するレジスタ
回路（図示せず）と、そ゛の内容を制御するクロ〜２り
回路（図示せ−ず）とからなる。このクロック回路は、
検査部ＰＲによって符号語が代数的符号化則に従うこと
が判明したときにリセットされ、これによって伝送フレ
ームの同期がとられる。

シフトレジスタＳＲは、伝送系と端末装置との）＜ツフ
ァ機能を実現し、伝送路２１２から送信される伝送フレ
ーム１０２の情報シンボル部を形成する。検査部ＰＲか
らシフトレジスタＳＲに入力された情報シンボル部のう
ち当該端末装置で受信すべき部分は、前述の検査部ＰＲ
のクロック回路で指定され、こ、の部分が端末装置へ転
送されるともに、端末装置からの送信情報が入力され、
内容が更新される。したがって、シフトレジスタＳＲか
ら出力される情報シンボル部分は、当該端末装置によっ
て一部分更新されたものであり、フレーム形成部ＰＳは
、代数的符号化処理を行なって伝送フレーム１０２を構
成する。これはスクランブラＳＣによってスクランブル
され、伝送路２１２へ送出される。

受信レジスタＲＤは端末装置（図示せず）に接続され、
符号語を形成する伝送フレームがシフトレジスタＳＲに
形成される時点においてシフトレジスタＳＲの内容が受
信にジスタＲＤに転送される。また送信レジスタＳＤは
、同時点において端末装置から準備された送信情報をシ
フトレジスタＳＲに転送する。これらの送信および受信
レジスタＳＤおよびＲＤはループα上の各局について同
じ構成であるが、使用者が使用する端末装置、ノーード
および情報処理装置に応じてこれらのレジスタの利用方
法が異なることがある。

本実施例では、伝送フレーム１０２の先頭にファンクシ
ョン符号を有する。これを検査部ＰＲで検出するととも
に、代数的符号化則に従う符号語であるか否かの検査結
果を＠積するレジスタの内容を他のレジスタへ転送する
。後者のレジスタの内容によって前述の誤り訂正を行な
うとともに、前者のレジスタの内容をリセットして次の
伝送フレームに備える。これによって伝送効率を向上さ
せている。ループ網αにおける伝送リンクはこのような
符号語系列を伝送するものであり、この伝送フレーム１
０２は後述のように複数のフィールドに分割されている
。

変調器ｘＯＤおよび復調器ＩＣＥの線路側は２繰合４線
変換回路（図示せず）を通して２線式回線に接続しても
よい。その場合、変換回路の平衡は自動制御によって保
持され、双方向伝送が可能である。

ノードＴｉはマスタクロック源ＣＬＫを有し、これは基
本周波数が自動調整可能な電圧制御発振器を有する。さ
らに、サンプル値データ処理系ＴＩが設けられ、受信部
Ｒで受信した基底帯域信号から受信ビットクロックのタ
イミングのずれにほぼ比例する信号を検出するものであ
る。そのサンプリングクロックはビットクロックであっ
て、その出力であるタイミングのずれがＯとなる方向に
クロックの位相を制御する電圧々マスタクロック源ＣＬ
Ｋの発振制御端子２００に供給する。マスタクロック源
ＣＬＫは出力端子２０２からビットクロックを、また出
力端子２０４から多相の動作クロックを、それぞれ図示
のように各回路に供給する。

ｍ１図のループαにおいてノードＴｉがシステム全体の
各局の動作クロックを同期させる上でのクロック主局で
あり、また伝送チャネルの割当てを行なう制御局である
。第３図に示すノードＴｉをクロック主局として使用す
る場合は、サンプル値データ処理系ＴＩからクロック源
ＣＬＫ　゛への接続２００は削除し、サンプル値データ
処理系ＴＩから復調器ＯＥＭへの接続２０８を通してタ
イミングのずれに関する情銀を復調器ＯＥＭの遅延調整
回路（図示せず）で受けてビットクロックの同期を抽出
する。

また、タイミング上、クロック従局になる場合には、ク
ロック源ＣＬＫは電圧制御発振器を有し、タイミング回
路ＴＩから遅延調整器ＤＥＮへの接続２０８は削除され
る。

情報処理装置Ｓは各ノードによって共同利用される情報
処理システムである。これは、伝送フレーム１０２の情
報チャネルをすべて使用でき、各ノードが利用する情報
チャネルを使用したタスクを時分割多重処理する。情報
チャネルの数は、各７−ドＴＩ、、、、、Ｔｉ、、、、
、、ＴＮに接続されている端末装置の総数より少なくて
もよく、各端末装置は、それが収容されて゛いるノート
で使用できる情報チャネルフィールドのうちの１つを選
択して情報処理装置Ｓとの通信を行なう。

ループαにおけるノードＴｌ以外の各７−ドＴｉは送受
信レジスタＳＤおよびＲＤの制御チャネル用フィールド
１０４を同じ使用方法で使用する。主局ノードＴｌは、
送信レジスタＳＤの制御チャネル用フィールドによって
所定の時間間隔てで始め符号１０θを送信し、受信レジ
スタＲＤの制御チャネルで返送される各ノードからの信
号を調べる。

したがって、始め符号１０６は各ノードに対応したフィ
ールドに分割されている。そこで、ノードＴｌ以外のノ
ード、すなわち従局ノードでは、これらの始め符号のタ
イミングを計数して自局のフィールドを検出し、自己の
情報チャネルを識別する。

情報処理装置Ｓと通信する必要があるノードは、まず受
信レジスタＲＤの制御チャネル用フィールドで後述の接
続符号を検査し、その接続符号で空き情報チャネルが指
定されていれば送信レジスタＳＤの制御チャネル用フィ
ールドに発呼符号を記録して送信する６ビジーである場
合は待合せにはいる。

主局ノードＴ１では、受信レジスタＲＤの制御チャネル
用フィールドで受信した発呼符号を検出する。この検出
は、始め符号を検出して各局に対応するタイムスロット
すなわちフィールドを識別することによって行なわれる
。そこで、主局Ｔ１は空いている情報チャネルを選択す
る。空き情報チャネルがあれば、検出した当該ノードの
タイムスロット７その情報チャネルの番号を示す接続符
号を記録し、空きチャネルがなければビジーを示す接続
符号を記録して送信する。この接続符号で指定された情
報チャネルを使用して情報処理装ｗｓとそのメートとの
通信が行なわれる。

第４図に示すように、情報処理装置Ｓ（第１図）は第３
図に示すＴ１と同様の機能を有するブロックＴＢを有す
る。これは、第３図のレジスタＳＤおよびＲＤと同様の
レジスタＳＤおよびＲＤに接続され、’コれに関連する
部分、Ｏ９，ＰＲ，ＳＲ，ＰＳ、　ＳＣ（第３図）など
を有する。これらの部分は情報処理装置Ｓの入出力チャ
ネルＣＨＯ−［Ｊ３の数に等しいビット数を有する。す
なわち、／ヘス４０’ＯとブロックＴＨの間のチャネル
数（この例では４）に１チヤネルのビット数を乗じた数
に等しいビット数を有し、各入出力チャネルに対応する
桁からなっている。本実施例ではチャネルＣＨＯが制御
チャネルであり、Ｃ）１１−ＣＨ３は３つの情報チャネ
ルである。

情報処理装置Ｓは第４図に示すように、パス４００を中
心にして中央処理装置ＣＣなとの処理装置や、共通メモ
リＲＥＳ　、マルチプレクサＭＰＸ　、共通ファイルＦ
、音声応答ファイルＲＥ、割込み発生用のクロック発生
器ＲＴなどの周辺装置等の装置を有する。情報処理装置
Ｓの構成は、中央処理゛装置ＣＣが実行するプログラム
の内容以外はその応用の仕方による差異はない。

情報処理装置Ｓは、３つの情報チャネルＣＨＩ〜ＣＨ３
を介して各ノードの使用する３つの情報チャネルと論理
的に接続される。中央処理装置ＣＣは各ノードから送信
されるメツセージに応答してタスクを多重処理する。

外部記憶装置の１つである共通ファイルＦはプログラム
やデータの蓄積領域である。本実施例ではとくに、画情
報ファイルとしても使用５れ、このデータには画像信号
を含んでいてもよい。すなわち、資料の形成および交換
、ならび′に情報の索出および記録などの処理において
、一時記憶、メイル用の記憶、ファクシミリファイルな
どとして使用される。音声応答ファイルＲＥは端末装置
に対して音声応答するための音声信号の断片を記録した
記憶装置である。

速度変換装置Ｍは、たとえば画像信号などの高いビット
レートの信号をファイル記憶装置Ｆなどに対して高速で
人出力し、ノードに対してはこれを低速で送受信する速
度変換用記憶装置である。

これについては後にさらに詳述する。

情報処理装置Ｓの各ブロックの配置と割込み処理プログ
ラムの機能を適正化することによってこれらの機能、そ
れに関連するソフトウェア、および中央処理装置ＣＧの
ワークメモリの記憶領域を有効に利用することができる
。

本実施例では、中央処理装置ＣＣ以外のブロックや回線
は中央処理装置ＣＣが実行するプログラム命令に従って
動作するが、これらの動作は中央処理装置ＣＧが関与す
ることなく各ブロックにおいて並列に行われる。各ブロ
ックはこの動作が終ったときだけ中央処理装置ＣＣにそ
の終了を割込み信号によって通知する。

中央処理装置は第５図に示すようにワークメモリｌを有
し、各ブロックおよび回線の動作結果をこのメモリエリ
アを用いて処理する。このワークメモリエリアと情報処
理装置Ｓの各ブロックの間の情報転送は中央処理装置Ｃ
Ｃの入出力部ＩＯにより行われる。またプログラム命令
は命令実行部ＰＵによって実行される。

パス４００に対して命令実行部ＰＵと入出力部ＩＯはそ
れぞれ独自の出入口を有している。しかしワークメモリ
ｌは共有している。その共有の仕方を説明する。

中央処理装置ＣＣはアドレスデコーダＡＤを有し、これ
はアドレスバス４００−１の信号を復号してワークメモ
リＷＭを命令実行部ＰＵに割り当てる時間と入出力部■
０に割り当てる時間とを検出するものである。命令実行
部ＰＵおよび入出力部ＩＯからの７ドレス信号がデコー
ダＡＤの出力によってゲートされ、アドレス信号ＡＤＤ
としてワークメモリＷＭに与えられる。ワークメモリｌ
はアドレス信号ＡＤＤで指定された記憶位置から読み出
したデータを信号線Ｒに出力し、書込みデータは命令実
行部ＰＵおよび入出力部ＩＯから信号線Ｗに与えられ、
アドレス信号ＡＤＤで指定された記憶位置に蓄積される
。

情報処理装置Ｓの各ブロック間の情報転送は共通メモリ
ＲＥＳを介して行なわれる。各ブロックが共通メモリＲ
ＥＳをアクセスする権利はマルチプレクサＭＰＸからそ
れらに時分割タイムスロットを供給することによって与
えられる。中央処理装置ＣＣについてのタイムスロッ１
は命令実行部ＰＵと入出力部■０にそれぞれ配分され、
それぞれのタイムスロットでワークメモリＷＭにアクセ
スすることができる。

共通メモリＲＥＳば第６図に示すように主記憶部すなわ
ち内部メモリＭＭ、アドレスレジスタＲ１およびＲ２、
比較回路Ｃ１およびＣ２、マスク変更回路ＭＡＳなどを
有する。なお、同図において二重線は多線信号を示し、
−重線は多線信号を示し、「・」は禁止入力を示し、正
方形はマスク信号を示す。

主記憶部ＭＭにはアドレスバスＡが接続され１部分アド
レスバスなどが与えられる。

共通メモリＲＥＳのアドレスエリアすなわち主記憶部Ｍ
Ｍの記憶領域は、第７図に示すように複数の部分アドレ
スエリア５００に分割され、これらの部分アドレスエリ
ア５００は情報処理装置Ｓ内の各ブロックすなわち各装
置に対応して設けられている。各部分アドレスエリア５
００は特定のアドレス位置に部分アドレスＰＡを有し、
これは読出しアドレス５０２Ｒと書込みアドレス５０２
Ｗとからなる。読出しアドレス５０２Ｒはその部分アド
レスエリアの読出しを行なう記憶位置のアドレスポイン
タであり、書込みアドレス５０２　Ｗ　ｔｔその部分ア
ドレスエリアの書込みを行なう記憶位置のアドレスポイ
ンタである。これによって、部分アドレスエリア５００
内の各アドレスは記憶された順序で読出しが巡回的に行
なわれるように論理的に連結される。したがって、部分
アドレスＰＡが共通メモリに与えられるたびにこの巡回
的な連結順序に従って読出しおよび書込みが行なわれる
。中央処理装置ＣＣについての書込みアドレスポインタ
５０２Ｗは入出力部ＩＯに与え＼、られ、読出しアドレ
スポインタ５０２Ｒは命令実行部ＰＵに割り当てられる
。

たとえば同図に示すように、読出レアドレス５０２Ｒは
ソノ部分アドレスエリア５００の読出しを行なうアドレ
スｎ＋ｍｌを差し、書込みアドレス５０２Ｗはその部分
アドレスエリア５００の書込みを行なうアドレスｎ＋ｍ
２を指している。

ところで情報処理装置Ｓのバス４００は各ブロックによ
って時分割的に占有される。この時分割タイムスロット
は数ビットのアドレス線４００−１によって各ビットの
論理的組合せを変えることで配分される。

バス４００−２は共通メモリＲＥＳへの入力であり、各
ブロックからの出力線の論理和で構成される。

バス４００−３は共通メモリＲＥＳから各ブロックへの
並列出力線である。バス４００−４は共通メモリＲＥＳ
のアドレス線であり、各ブロックからの出力線の論理和
で構成される。バス４（１０−２〜４００−４はバス４
００−］によってアドレスされたブロックについてだけ
ゲートされ、つぎのようにして各ブロック間でキャラク
タの転送が行なわれる。

各ブロックに割り当てられたタイムスロットにおいて、
その前半で転送先ブロックの部分アドレスＰＡを指示し
て書き込み、その後半で自己のブロックの部分アドレス
を指示して読取りを行なう。このようにして部分アドレ
スを指示することによって部分アドレスエリア５００へ
書き込んだ順序でこれから読み取ることができる。

第６図に示すように、本実施例ではタイムスロットは３
相φｌ、φ２およびφ３に分かれている。１相φ１によ
ってアドレスＡＡが主記憶部Ｘ旧こゲートされ記憶位置
を指定する。これによってその記憶位置の部分アドレス
ＰＡの読出しアドレス５０２Ｒおよび書込みアドレス５
０２Ｗがレジスタ旧のセグメン）　４３０Ｒおよび４３
０Ｗにそれぞれ読み出される。２相φ２では、主記憶部
ＭＭの入出力データ端子ＩおよびＯから主記憶部ＭＭに
対してデータの出入れが行なわれる。

主記憶部Ｍにに対して入出力のいずれを行なうか、ある
いはどちらも行なわないかは、信号線ＡＣ１およびＡｃ
２に加わる論理値によって決まる。

信号線Ａｃ１が付勢されていれば相φ２で書込みアドレ
スがレジスタセグメント４３０ＷからアドレスバスＡＡ
に供給され、信号線へＣ２が付勢されれば相φ２で読出
しアドレスがレジスタセグメント４３０Ｒからアドレス
バスＡＡに供給され、それぞれの場合に応じて相φ２で
データ線工からデータが主記憶ｓＭＭにケートされたり
、主記憶部ＭＭからデータ線Ｏにゲートされる。

−・方、レジスタＲ１の読出しアドレスおよび書込みア
ドレスはそれぞれ信号線ＡｃｔおよびＡｃ２の刊勢、消
勢状態に応じて相φ２において加算器４３２および４３
４によって１が加算され、これはレジスタＲ２’の対応
するセグメン）　４３８Ｒおよび４３６ｗに蓄積される
。この加算は所定の数を法とするものであるが、マスク
回路ＭＡＳに加わる部分アドレスに応じてその法が変更
される。これは加算器４３２および４３４における処理
ビット数を変更、すなわちマスクすることによって行わ
れる。マスク回路ＭＡＳは部分アドレスをマスク信号に
変えるものである。

３相φ３では、このように更新されたレジスタＲ２の記
録および読出しアドレスが部分アドレスＰＡの指定する
主記憶部ＫＭの記憶位置に記憶される。

ところで、読出しアドレス５０２Ｒ（第７図）が書込み
アドレス５０２Ｗを越えると読み出十べき命令がない状
態となる。比較回路Ｃ１はレジスタＲ１の読出しアドレ
スセグメント４３０Ｒと書込みアドレスセグメン）　４
３０Ｗとを常に比較している。両者が等しいことを検出
すると、出力４４０を付勢し、相φ２において信号ＡＣ
３を出力するとともに、ＡＮＤゲート４４２の動作を禁
止する。これによってレッジスタセグメン）　４３０Ｒ
の読出しアドレスに１を加算してレジスタＲ２のセグメ
ン）　４３ＢＨに蓄積する動作は禁止される。

上述のように所定の数を法とする加算を行なうことは、
部分アドレスエリア５００における記憶位置が常に巡回
してアドレス指定されることを意味している。そこで、
たとえば部分アドレスエリア５００に含門れるすべての
記憶位置に命令が書き込まれている場合には、レジス之
Ｒ１の書込みアドレスセグメント４３０Ｗの内容は読出
しアドレスセグメント４３０Ｒの内容から１を引いた値
に等しい。このときはその部分アドレスエリア５００へ
の書込みを禁止しなければならない。この引き算は加算
回路４４５によって行なわれ、比較回路Ｃ２が両者を比
較し、一致を検出すると出力４４２を付勢する。これに
応動してＡＮＤゲート４４４は信号ＡＣ４を出力する。

他の回路は信号ＡＣ４に応動して信号ＡＣ４を停止する
。これによってその部分アドレスエリア５００への書込
みは行なわれない。

このようにして部分アドレスを指示することによって部
分アドレスエリア５００へ書き込んだ順序中央処理装置
ＣＣの入出力部ＩＯも１つのブロックとみなし、２つの
ブロック間で転送を行なう場合、命令実行部ＰＵは両ブ
ロック間の符号転送を指定する制御語を主記憶部ＲＥＳ
における対応する部分アドレスＰＡに書き込む。各ブロ
ックは自己に割り当てられたタイムスロットで対応する
部分アドレスＰＡからこの制御語すなわち命令を読み出
すことによってそれに従った動作を実行する。

各ブロックは制御語で規定された動作を完了すると、中
央処理装置ＣＣの命令実行部ｐｕに対応した部分アドレ
ス５００にアクセスしてそこに割込信号を書き込む。な
お、割込信号は命令実行部ＰＵによって割込要求命令が
実行された場合にも命令実行部ＰＵによって自己の部分
アドレスに書き込まれる。

中央処理装置ＣＣの命令実行部ｐｕはそのなかの命令カ
ウンタ（図示せず）を歩進させ、命令カウンタが指定す
るワークメモリＷＭの記憶位置の命令を実行する。命令
の実行を終了すると、命令カウンタを歩進させる直前に
自己の部分アドレス５００を指定してこれを読み取る。

これによって割込信号が読み出された場合には、命令カ
ウンタをワークメモリＷＭにおける割込み処理プログラ
ムの記憶されているアドレスにジャンプさせ、割込信号
の内容に応じた割込み処理を行なう。なお、割込み処理
実行中は自己の部分アドレス５００からの読出しは行な
わないが、これへの書込みは続ける。

命令実行部ＰＵに対応した共通メモリＲＥＳの部分アド
レスエリア５００には十分な記憶位置を用意することに
よって割込信号が喪失することなく確実に割込み処理を
行なうことができ、また割込み処理プログラムを十分な
割込み処理機能をもたせることによって融通性のある多
重処理が可能となる。

端末装置から機能キャラクタが受信されると、これは入
出力部ＩＯに対応する共通メモリＲＥＳの部分アドレス
エリア５００に蓄積されると同時に、命令実行部ＰＵに
対応する共通メモリＲＥＳの部分アドレスエリア５００
に割込信号が蓄積される。これによってキャラクタ単位
の伝送制御を行なうことができ、割込みの頻度が多くな
ってもこれらの割込みが喪失することはない。したがっ
て会話通信のＩＲＫの激しいプログラミングなどを遠隔
端末によって行なう場合にもとくに有利となる。ただし
、回線に送出する命令は、割込みとともに完了する形の
ものではなく、命令実行部ＰＵが後に発行する命令によ
って完了する形をとることによってキャラクタを失うこ
とがないようにする必要がある。

情報処理装置Ｓにおける多重処理は割込み処理プログラ
ムによって行なわれ、多くの項目からなるタスクテーブ
ルを管理している。タスクは時分割多重回線におけるチ
ャネルに相当するが、チャネルの場合のように周期的に
タイムスロットを付与して多重処理するのではなく、割
込信竺によってタスクテーブルの項目を参照することに
よって行なう、つまり、割込み処理プログラムは割込信
号を読み取り、それに関連するタスクテーブルの項目を
更新し、入出力命令を実行していないタスクテーブルの
項目を探す。

このタスクテーブルには割込みによって中断されたプロ
グラムの命令カウンタの内容が記録されており、項目の
優先順位に従って割込処理プログラムの命令カウンタを
中断中のプログラムの命令カウンタに変更し、制御はそ
のプログラムに移行する。このように割込み処理プログ
ラムは入出力　　、動作中の時間を他のタスクに有効利
用する役割を果す。

本実施例では、第６図に示すように、割込みクロック発
生回路ＲＴを有し、これは所定の周期、たとえば１〜２
秒ごとに割込みクロックを発生する。かりに割込クロッ
ク発生回路ＲＴがないと゛すると、上述のように制御が
他のプログラムに渡ってしまえば割込み信号が検出され
ないかぎりこれを管理することができなくなってしまう
。この場合の割込みはタスク項目の優先順位に無関係で
あるので、制御を待っているタスクが無視される可能性
がある０割込クロック発生回路ＲＴはこのような事態を
防止するために所定の周期で割込信号を発生している。

ところで第４図に示す速度変換装置Ｍは、一時記憶ファ
イルＦに対して高速すなわち高いビットレートで画像信
号を入出力し、画像端末に対しては低速すなわち低いビ
ットレートで転送する速度変換装置である。遠隔のノー
ドにある画像端末装置、たとえばファクシミリ端末装置
の動作速度は、４中央処理装置ＣＣに比較して非常に遅
い。したがってファイルＦおよび中央処理装＠ＣＧは、
口のような遅い端末装置との間で直接画像信号の転送を
行なうとすれば、長時間この転送動作に拘束されてしま
い、他のジョブの処理に障害をきたすことになる。本実
施例ではこれを速度変換装置Ｍによって防止している。

速度変換装置Ｍは、その外部から供給される外部クロッ
クに応動して情報が入出力される方式の記憶装置である
。一方、画像記憶ファイルＦは。

これより情報を読み出す場合はファイル記憶媒体独自の
クロック信号、すなわち媒体クロックを出力し、書込み
は外部クロックに応動して行なわれる方式のファイル記
憶装置である。

この媒体クロックと外部クロックとは、周波数をほぼ一
致させることができるが、位相を同期させることはきわ
めて困難である。このような機能構成の記憶装置から蓄
積情報を読み出すには、第１に、記憶された順序で読出
しが行なわれるバッファレジスタＢＦ（第８図）を画像
記憶ファイルＦの出力側に設けること、第２に、ファイ
ルＦに蓄積される情報ブロックは所定の長さ以下の記録
形式を有することが必要□である。このようにすれば、
蓄積容量の比較的小さなバッファレジスタを用いること
ができる。

第８図を参照すると、ファイル記憶装置Ｆの出力部およ
びその制御部の構成が示され、制御部は記録された画像
情報をその記録された順序で読み出す制御を行なう回路
である。

ファイル記憶装置Ｆは、画像情報を画像パターンとして
蓄積する記憶媒体ＦＯを有する。記憶媒体ＦＯの読出し
情報出力８００は、一時蓄積装置としてのバッファＢＦ
、ならびにその入出力信号線６０６および６０８を介し
てバス４００−３に出力される。また、記憶媒体ＦＯの
駆動はバス４００−４によって行なわれる。バス４００
−４が付勢されると、記憶媒体ＦＯの負媒体クロックが
信号線６０２から出力され、これに同期して蓄積情報が
出力６００に読み出される。また、信号線６０４には記
憶媒体ＦＯからインタレコードギャップ（ＩＲＧ）信号
が出力され、これは、前述の読出し情報ブロックの区切
りを示すものである。

バッファレジスタすなわちパターンバッファＢＦのアド
レス線６１０にはバッファＢＦの書込みまたは読出しア
ドレスが供給される。書込みアドレスはレジスタＬ１で
蓄積情報の読取りクロック６０２を計数することによっ
て生成される。また読取リアドレスはレジスタＬ２でバ
ス４００−２から与えられる外部のクロック、すなわち
マルチプレクサＭＰＸ　（第４図）の信号を基準として
作られるクロックを計数することによって生成される。

このバス４００−２から供給される外部クロックと記憶
媒体ＦＯから発生する媒体クロック６０２は、周波数は
ほぼ一致しているが、位相は一般に同期していない。本
実施例では、この位相の非同期を次のようにして解決し
ている。

記憶媒体ＦＯからバッファＢＦへの書込みアドレスは、
バッファＢＦからバス４００−３への読出しアドレスよ
り進んでいるようにレジスタＬ１およびＦ２を設定する
。この設定は、レジスタＬｌおよびＦ２のリセットを解
除して計数を開始させる時刻を異ならせ、前者を後者よ
り早くすることによって行なわれる。このためにＩＲＧ
信号の信号線６０４に遅延回路りが介挿され、レジスタ
Ｌ２に供給されるＩＲＧ信号に遅延が与えられる。これ
によってレジスタＬ２はＬｌより遅れてリセットが解除
される。

また、２つのアドレスレジスタし１およびＦ２から同時
にバッファＢＦにアクセスされるのを防止するために、
フリップフロップにのクロック人力８１２には、レジス
タＬ１に与えられる媒体クロック８０２またはレジスタ
Ｌ２にバス４００−２より与えられる外部クロックより
数倍、たとえば約５倍以上高い周波数のクロック信号を
与える。これについては後に詳細に説明する。

フリップフロ・ンプＫ、ならびに２つのパルス選択回路
ＮｌおよびＮ２からなる回路は、書込みレジスタＬ１か
らバッファＢＦにアクセスするタイムスロットと、読出
しレジスタＬ２からバッファＢＦにアクセスするタイム
スロットとを交互に配分するためのものである。

フリップフロップには、高速クロック６１２に応動して
交互に生起する２つのタイムスロットを作るクロックを
信号線８１４および８１Ｅｌに発生する回路である。２
つのパルス選択回路旧およびＮ２は第９図に示すように
同一の構成でよい。これは４つのフリップフロップＦ１
〜Ｆ４を含み、周波数の高い第１の信号（信号線６１４
または８１６から入力される。第１０図（Ａ））のパル
ス列のうち周波数の低い第２の信号（信号線８０１また
はバス４００−２から入力される。同図（Ｆ））の１つ
のパルスのパルス幅に含まれかつ後者のパルスの立とり
によって分断されない前者のパルスを選択して出力する
（同図（ロ））回路である。

パルス選択回路ＮｌまたはＮ２の動作を第１０図のタイ
ムチャートを参照して説明する。フリップフロップＦ１
は、ＡＮＤゲート７００によって第１および第２の両方
の信号がＯＮ状態にあるとセット状態となる。フリップ
フロップＦ２は、インバータ７０２およびＡＮＤゲート
７０４によってフリップフロップＦｌ　−がセット状態
にありかつ第１の信号がＯＦＦとなるとセットされる。

フリップフロップＦ４がリセット状態にあるとすれば、
フリップフロップＦ３は、ＡＮＩＩゲート？ＯＢによっ
てフリップフロップＦ２がセットされかつ第１の信号が
再びＯＮとなったとき、すなわち第２の信号がＯＮとな
ってから２つ目の第１の信号のＯＮ状態でセットされる
。フリップフロップＦ３は、第１の信号がその後叶Ｆに
なるとリセットされる。フリップフロップＦ３が一旦セ
ットされるとフリップフロップＦ４がセットされ、フリ
ップフロップＦ４の反転セット出力でＡＮＸ］ＮＸ上　
７０６を禁止するので、フリップフロップＦ３は、次に
第２の信号ゝのＯＦＦ状態でフリップフロップＦｌ。

Ｆ２およびＦ４がリセットされるまでそのリセット状態
を保持する。したがって、フリップフロップＦ３から信
号線８１８または６２０に所期の信号（第１０図（Ｄ）
）が出力される。

パルス選択回路Ｎ１およびＮ２に信号線６１６および６
１４を通してフリップフロップＫから与えられる第１の
信号のパルスは当然、位相が１８０°反転しているので
、レジスタＬ１およびＬ２の出力にあるＡＮＤゲート６
３２および６３０．ならびにバッファＢＦの入出力６０
６および６０８にそれぞれあるＡＮＤゲート８３６およ
び８３４はフリップフロップＦ３の出力パルス（第１Ｏ
図（ＩＩ）　）で交互に付勢される。したがって、バッ
ファＢＦの書込みと読出しが競合することはない。

ノードＴｉ（第１図）の画像端末装置から情報処理、装
置Ｓのファイル記憶装置Ｆに画像信号を蓄積する場合も
同様に、速度変換装置Ｍを介して低速の信号を高速の信
号に速度変換する。しかしこの場合は、ファイル記憶装
置Ｆの内部クロックすなわち媒体クロックを使用せず、
バス４００から供給される外部クロックに同期させて行
なうので、第９図に示したような回路は必要としない。

このように、端末装置から比較的低速で入力された画像
信号を高速の信号に変換して画像ファイルに蓄積し、画
像ファイルからは高速で画像信号を読み出して端末装置
には低速の信号に変換して送出するので、情報処理装置
Ｓの中央処理装置ＣＣやファイル記憶装置Ｆは、個々の
低速の画像端末の動作に占有されることなく、他の処理
を効果的に行なうことができる。

九−−Ｊ 本発明によれば、意味を符号化した情報のみならず画像
情報などの表面的なパターンを符号化した大量の情報も
電子計算機システムで多重処理することができる。すな
わち、中央のデータベースで画像情報を蓄積、管理し、
多くの遠隔の端末装置からアクセスしてこれを共同利用
することができる。したがって、機械を介する画像通信
が可能となり、画像を扱うハードウェアおよびソフトウ
ェアの利用効率が向上し、電子計算機システムの適用性
が増すとともに、利用者の応用の多様性も増す。

【図面の簡単な説明】

第１図は本発明による情報処理システムを実現する通信
システムの実施例を示すブロック図、第２図は第１図の
通信システムで使用される伝送フレームのフォーマット
構成例を示す図、第３図は第１図に示すノードの詳細な
構成例を示すブロック図、 第４図は第１図における中央の情報処理装置の詳細な構
成例を示すブロック図、 第５図は第４図に示す中央処理装置の構成例を示すブロ
ック図、 第６図は情報処理装置における共通メモリの具体的な構
成例を示すブロック図、 第７図は共通メモリにおける部分アドレスエリアの一部
を示すメモリ構成図、 第８図は第４図に示すファイル−記憶装置の情報出力部
の具体的な構成を示すブロック図、第９図は第８図に示
すパルス選択回路の詳細な構成を示すブロック図、 第１０図は第９図に示すパルス選択回路の動作説明に使
用するタイミング図である。 稀　　の　　　　の８ ８Ｆ、、、、バッファレジスタ ｃｃ、　、　、　、中央処理装置 ＣＨＯ〜ＣＨ３、チャネル Ｆ、、、、ファイル記憶装置 ＦＯ，、、、ファイル記憶媒体 Ｉｎ、、、、入出力部 Ｍ、、、、速度変換装置 ＰＵ、　、　、　、命令実行部 Ｓ、、、、情報処理装置 Ｔｉ、、、、ノード １００、、　、　、通信情報部 １０２、、　、　、伝送フレーム ＋０４．、　、　、制御情報部 特許比―人　　株式会社リコー 第５図 第７図 第６図 −ｓ−「］− 第８図

Claims (1)

1. 【特許請求の範囲】 １、記憶媒体に情報が記憶されるファイル記憶装置と、 該ファイル記憶装置に接続された処理装置とを含む情報
   処理システムにおいて、 前記ファイル記憶装置は、前記記憶媒体から読み出され
   た情報を一時蓄積し該情報を蓄積された順序で出力する
   一時蓄積手段を有し、 該情報処理システムは、前記記憶媒体から該一時蓄積手
   段を介して読み出された情報を第１の速度で蓄積し第１
   の速度より遅い第２の速度で出力する速度変換手段を含
   み、 前記処理装置は、該速度変換手段に接続され、該ファイ
   ル記憶装置および速度変換手段に対して情報を入出力し
   、命令を実行することを特徴とする情報処理システム。 ？、特許請求の範囲第１項記載の情報処理システムにお
   いて、 前記情報は画像情報を含み、 該情報処理システムは前記処理装置に接続された入出力
   チャネルを含み、複数の端末装置との間で符号系列を含
   む伝送フレームを転送し、該伝送フレームは複数のフィ
   ールドを含み、該フィールドが前記入出力チャネルに論
   理的に接続されることによって該端末装置と画像情報の
   通信を行なうことを特徴とする情報処理システム。