JPS5916342A - 集積回路用基板の製造方法 - Google Patents
集積回路用基板の製造方法Info
- Publication number
- JPS5916342A JPS5916342A JP12554382A JP12554382A JPS5916342A JP S5916342 A JPS5916342 A JP S5916342A JP 12554382 A JP12554382 A JP 12554382A JP 12554382 A JP12554382 A JP 12554382A JP S5916342 A JPS5916342 A JP S5916342A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- silicon
- porous
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分離による集積回路用基板の製造
方法知係るもので、特に、絶縁分離領域となる、単結晶
シリコンの島を取り囲むシリコン酸化物の形成方法に関
するものである。
方法知係るもので、特に、絶縁分離領域となる、単結晶
シリコンの島を取り囲むシリコン酸化物の形成方法に関
するものである。
半導体集積回路におけろ素子の分離の方２ｈには種々あ
るが、最も一般的に用いられているものはＰＮ接合分離
である。しがし、近時、誘．、を体分錐が、耐圧、容素
、スピード、リークなどの特性の面においてＰＭ接合分
離よりも慶れているので、この誘電体分＃１＃Ｑ利用が
考えられている。しかし、この討心体分Ｍにおいては、
Ｔ数が多くなること、歩留が低下すること、などが実用
化の上での大きな問題となっている。
るが、最も一般的に用いられているものはＰＮ接合分離
である。しがし、近時、誘．、を体分錐が、耐圧、容素
、スピード、リークなどの特性の面においてＰＭ接合分
離よりも慶れているので、この誘電体分＃１＃Ｑ利用が
考えられている。しかし、この討心体分Ｍにおいては、
Ｔ数が多くなること、歩留が低下すること、などが実用
化の上での大きな問題となっている。
最も多く利用さ！している誘電体絶縁分離技術では、シ
リコン基板に溝を形成し、酸化膜形成後その上に多結晶
シリコンを１ ２ ０ ０ ”Ｃ近い温度で約４００’
／ｊｍ堆積させている．、とのときの熱によってウェハ
が反ったり、損傷するといった問題があリ、そのために
、シリコン基板全研磨したとき如単結晶シリコンの島が
設計通りとできず、削り過ぎとなったり、溝の底部まで
削られずに多結晶シリコンの島が完全に分離されなかっ
たりしてしまうことが多い。
リコン基板に溝を形成し、酸化膜形成後その上に多結晶
シリコンを１ ２ ０ ０ ”Ｃ近い温度で約４００’
／ｊｍ堆積させている．、とのときの熱によってウェハ
が反ったり、損傷するといった問題があリ、そのために
、シリコン基板全研磨したとき如単結晶シリコンの島が
設計通りとできず、削り過ぎとなったり、溝の底部まで
削られずに多結晶シリコンの島が完全に分離されなかっ
たりしてしまうことが多い。
上記のような誘１に俸給縁分離技術における問題ｔ−解
決する方法についても考えられている。一つは、多結晶
シリコンを堆積させてもウェハの反りが小さくなるよう
にするものである。もう一つの方法は、溝を形成するこ
となく＠電体の分離領域を形成しようと・するものであ
る。このような技術については、特開昭５３−７ｏ７７
７Ｊｉ＋公＠などに示さ−Ｊｔでいるが、いずノ上も工
数を多く要するので、コスト、歩留の面で不利となり、
まｊｊ、Ｍｌ電体形成のだめの酸化が十分に行なわれず
に、誘電体絶縁分１！Ｉｎの利点を十分に生かせない々
どという問題がある。
決する方法についても考えられている。一つは、多結晶
シリコンを堆積させてもウェハの反りが小さくなるよう
にするものである。もう一つの方法は、溝を形成するこ
となく＠電体の分離領域を形成しようと・するものであ
る。このような技術については、特開昭５３−７ｏ７７
７Ｊｉ＋公＠などに示さ−Ｊｔでいるが、いずノ上も工
数を多く要するので、コスト、歩留の面で不利となり、
まｊｊ、Ｍｌ電体形成のだめの酸化が十分に行なわれず
に、誘電体絶縁分１！Ｉｎの利点を十分に生かせない々
どという問題がある。
本発明は、上記のような問題を解決して、極めて少ない
工数によって、信頼性が高く、特性の優れた誘匿体絶縁
分離による集積回路用基板の得られる製造方法を提供す
ることを目的とする。
工数によって、信頼性が高く、特性の優れた誘匿体絶縁
分離による集積回路用基板の得られる製造方法を提供す
ることを目的とする。
また、表面に凸凹がなく、マスクの位置合せも容易で、
しかも損傷がなく、更に、アルミ配線などにおいて断線
を防止できる集積回路用基板を得ることを目的とする。
しかも損傷がなく、更に、アルミ配線などにおいて断線
を防止できる集積回路用基板を得ることを目的とする。
本発明による集積回路用基板の製造方法においては、単
結晶シリコンの基板を部分的に酸化することによって分
１ｉｉ１６領域を形成するとともに、この酸化領域が基
板表面に盛り上がらないように予めエツチングしてから
酸化することによって上記の目的を達成するものである
。
結晶シリコンの基板を部分的に酸化することによって分
１ｉｉ１６領域を形成するとともに、この酸化領域が基
板表面に盛り上がらないように予めエツチングしてから
酸化することによって上記の目的を達成するものである
。
以下、図面に従って、本発明の実施例につき説明する。
図面人−Ｅは、本発明の実施例の正面断面図を示す。
単結晶シリコン基板１ｏの一表面に０１０２から成る酸
化膜１１を（ＳＯＯＯ〜ａｏｏｏＸの厚みで形成する（
７０゜との酸化ｊＡは、単結晶シリコンと後に形成され
る多結晶シリコンを分離するためのもので、ｓｔｏｗに
限られるものではな（、ｓｉ、、Ｎ＜などの窒化、ｇｔ
−用いても良いし、これらを併せて用いて多層としても
良い。
化膜１１を（ＳＯＯＯ〜ａｏｏｏＸの厚みで形成する（
７０゜との酸化ｊＡは、単結晶シリコンと後に形成され
る多結晶シリコンを分離するためのもので、ｓｔｏｗに
限られるものではな（、ｓｉ、、Ｎ＜などの窒化、ｇｔ
−用いても良いし、これらを併せて用いて多層としても
良い。
５１０２ からなる酸化膜１１０表面にシリコンを気相
成長させると、多結晶シリコン１２が形成される。多結
晶シリコン１２はシリコンウェハを支持するのに十分な
厚み、例えば６インチウェハの場合には約４００ ｆｉ
ｍとなるように形成される（功。
成長させると、多結晶シリコン１２が形成される。多結
晶シリコン１２はシリコンウェハを支持するのに十分な
厚み、例えば６インチウェハの場合には約４００ ｆｉ
ｍとなるように形成される（功。
単結晶シリコン基板１０を裏面から研磨して集積回路素
子を形成するのに適した厚みとする。通常は５〜５０１
１ ｍの範囲とする。
子を形成するのに適した厚みとする。通常は５〜５０１
１ ｍの範囲とする。
次に、単結晶シリコン基板１００表面を窒化シリコン（
５ｉａＮ４）膜１３で覆い、分離領域となる部分のみエ
ツチングによって窒化シリコン膜を除去する（０）。
５ｉａＮ４）膜１３で覆い、分離領域となる部分のみエ
ツチングによって窒化シリコン膜を除去する（０）。
上記の窒化シリコ／ｊ漠１３ｔ−マスクとして単結晶シ
リコン１００表面を部分的にエツチングして表面に凹部
を形成する（Ｄ）。エツチング液としては、ＲＦ ｌｌ
Ｎ０ｎ ＋ＣＨａＯＯＯＪＩ −１＋ ７ ＋３で混合
した液などを用いると良い。エツチングする深さは３０
００〜５０００１程度で良い。
リコン１００表面を部分的にエツチングして表面に凹部
を形成する（Ｄ）。エツチング液としては、ＲＦ ｌｌ
Ｎ０ｎ ＋ＣＨａＯＯＯＪＩ −１＋ ７ ＋３で混合
した液などを用いると良い。エツチングする深さは３０
００〜５０００１程度で良い。
単結晶シリコン基板１００表面に窒化シリコン膜１３が
形成され、かつ、露出する部分がエツチングされて凹部
が形成された状態において、単結晶シリコン基板１０を
フッ化水素（ＨＦ）中で陽極化成する。この陽極化成に
よって、表面が露出した部分の単結晶シーリコン基板１
０は多孔質シリコンとなる。とのようにして多孔質化し
たシリコンは酸化され易い性質を有しているので、多孔
質化した部分を有する単結晶シリコン基板１ｏを酸化す
ると、多孔式化した部分は酸化が進み、シリコン酸化物
１４に変化する（Ｈ，ｌ。
形成され、かつ、露出する部分がエツチングされて凹部
が形成された状態において、単結晶シリコン基板１０を
フッ化水素（ＨＦ）中で陽極化成する。この陽極化成に
よって、表面が露出した部分の単結晶シーリコン基板１
０は多孔質シリコンとなる。とのようにして多孔質化し
たシリコンは酸化され易い性質を有しているので、多孔
質化した部分を有する単結晶シリコン基板１ｏを酸化す
ると、多孔式化した部分は酸化が進み、シリコン酸化物
１４に変化する（Ｈ，ｌ。
シリコン酸化物１４は、多孔質シリコンが形成された部
分にそれとはｙ同じ面積で形成される。
分にそれとはｙ同じ面積で形成される。
但し、体積は増加するが、予め表面に四部が形成されて
いるので、酸化が終ったとき：ζは基板表面とはｙ同じ
面まで成長する。この酸化シリコン１４と最初に形成さ
れた酸化膜１１とによって単結晶シリコン１０は取り囲
まれる構造となる。
いるので、酸化が終ったとき：ζは基板表面とはｙ同じ
面まで成長する。この酸化シリコン１４と最初に形成さ
れた酸化膜１１とによって単結晶シリコン１０は取り囲
まれる構造となる。
なお、前記の陽極化成を行なう場合、す（結晶シ′１ノ
コン基板がｐｍの導ｉｔ凰であれば七のま壕陽極化成を
行なうことができる。基板がＮ ｑＪｌである場合には
、陽極化成によって多孔質化する部分にＰ型の不純物を
拡散または注入しておくと良い。これｔよ、基板の両面
からＰ型の不ｉ？ＪＩｌ物が拡散または注入されるよう
にすれば、陽極化成を行なう領域ｅ＋ −令 を必要最小限知するしと〃・できるとともに、完全に酸
化されるようにも寿る。また、単結晶シリコンの多結晶
シリコン側の面に窒化膜を形成しておいてＩ４極化成す
れば、フッ化水素によって酸化膜−や多結晶シリコンが
浸されることを防ぐことができる。
コン基板がｐｍの導ｉｔ凰であれば七のま壕陽極化成を
行なうことができる。基板がＮ ｑＪｌである場合には
、陽極化成によって多孔質化する部分にＰ型の不純物を
拡散または注入しておくと良い。これｔよ、基板の両面
からＰ型の不ｉ？ＪＩｌ物が拡散または注入されるよう
にすれば、陽極化成を行なう領域ｅ＋ −令 を必要最小限知するしと〃・できるとともに、完全に酸
化されるようにも寿る。また、単結晶シリコンの多結晶
シリコン側の面に窒化膜を形成しておいてＩ４極化成す
れば、フッ化水素によって酸化膜−や多結晶シリコンが
浸されることを防ぐことができる。
酸化シリコンの絶縁領域によって単結晶・シリコンの島
が分離さｉｔて形成された後に窒化膜が除去されて集積
回路用基板が得られる。
が分離さｉｔて形成された後に窒化膜が除去されて集積
回路用基板が得られる。
上記のように、本発明による集積回路用基板の製造方法
においては、予め形成して′１りいた二酸化シリコンな
どの絶縁膜と、多孔質シリコニ／を酸化してでへるシリ
コン酸化物によって単結晶シリコンの島がＦｉｌ電休肩
休層って絶縁分離されて形成さｈる。した宰って、多孔
質シリコンの形成は、窒化シリコン膜の窓の部分から二
酸化シリコンなどの絶ｉＭＫ達する範囲のみにおいて形
成すれば良く、従来のように単結晶シリニゴンの、もの
下側まで多孔質化し７たり酸化したりする必要はない。
においては、予め形成して′１りいた二酸化シリコンな
どの絶縁膜と、多孔質シリコニ／を酸化してでへるシリ
コン酸化物によって単結晶シリコンの島がＦｉｌ電休肩
休層って絶縁分離されて形成さｈる。した宰って、多孔
質シリコンの形成は、窒化シリコン膜の窓の部分から二
酸化シリコンなどの絶ｉＭＫ達する範囲のみにおいて形
成すれば良く、従来のように単結晶シリニゴンの、もの
下側まで多孔質化し７たり酸化したりする必要はない。
また、窒化シリコン１（竿に形成する窓の大きさは、多
孔質化する領域の面積よりも小さく形成しておく、これ
は、陽極化成にかいて横方向にも多孔質化が進むためで
ある。
孔質化する領域の面積よりも小さく形成しておく、これ
は、陽極化成にかいて横方向にも多孔質化が進むためで
ある。
本発明によれば、基板に溝を形成する必要も外いので、
基板の反りや損傷の生じることが少なくなる。そして、
たとえ反りが生じても陽極化成や酸化の時間を調整する
ことによって、確実に分離領域が形成さＪしることにな
る。
基板の反りや損傷の生じることが少なくなる。そして、
たとえ反りが生じても陽極化成や酸化の時間を調整する
ことによって、確実に分離領域が形成さＪしることにな
る。
また、陽極化成の前に四部を形成（−て卦くのＣ１陽極
化成やその前に行なう拡散などの時［：１１を短縮でき
るとともに、酸化後の表面に凹凸を生じないようにでき
るので、マスク′９：損傷しプζす、アルミ配線などの
断線を生じたりするととがない。
化成やその前に行なう拡散などの時［：１１を短縮でき
るとともに、酸化後の表面に凹凸を生じないようにでき
るので、マスク′９：損傷しプζす、アルミ配線などの
断線を生じたりするととがない。
更に、本発明によれば、７字形の溝を形成することがな
いので結晶面方位の制約がなくなり、また、分離のだめ
の酸化シリコンの形成が最後に行なわれるので、窒化シ
リコンのマスク、Ｚターンのみたよって単結晶シリコン
の島を任意に形成できる利点もちろ。
いので結晶面方位の制約がなくなり、また、分離のだめ
の酸化シリコンの形成が最後に行なわれるので、窒化シ
リコンのマスク、Ｚターンのみたよって単結晶シリコン
の島を任意に形成できる利点もちろ。
図面は本発明の実施例の正面断面図であ／：）。
１０−・・・嚇結晶シリコン肩４反。
１１・・・・・酸化１ｊｑ、１２・・・・・・多結晶シ
リコン。 １７Ｊ・・・・・・窒化ｊ漠、 １４・・・・・・シ
リコン酸１ヒ：吻ｌ持許出顆人 自動計測技術（ｉｌ
ｌ究組合代理人 弁理士 大 １） 鏝
リコン。 １７Ｊ・・・・・・窒化ｊ漠、 １４・・・・・・シ
リコン酸１ヒ：吻ｌ持許出顆人 自動計測技術（ｉｌ
ｌ究組合代理人 弁理士 大 １） 鏝
Claims (2)
- （１）単結晶シリコン基板の一表面に絶Ｒ層を形成し、
該絶縁層表面に多結晶シリコン層を形成し、咳単結晶シ
リコン基板を裏面から研磨して所定の厚さとし、該研磨
された単結晶シリコン基板の表面の一部をシリコン窒化
膜で覆い、該窒化ｊ摸をマスクとして該単結晶シリコン
基板の露出する部分の表面をエツチングして四部を形成
し、該窒化Ｉ！をマスクとしてフッ化水素中で該単結晶
シリコンを陽極化成して部分的に多孔質化し、咳多孔質
化したシリコンを酸化することによって、シリコン酸化
物及び該絶縁層によって囲まれて絶縁分離された複数の
単結晶シリコンの島を形成することを特徴とする集積回
路用基板の製造方法。 - （２） 咳絶ｉ層として酸化シリコンおよび／または
窒化シリコンを形成することを特徴とする特許請求の範
囲第１項記載の集積回路用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12554382A JPS5916342A (ja) | 1982-07-19 | 1982-07-19 | 集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12554382A JPS5916342A (ja) | 1982-07-19 | 1982-07-19 | 集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5916342A true JPS5916342A (ja) | 1984-01-27 |
| JPS6244413B2 JPS6244413B2 (ja) | 1987-09-21 |
Family
ID=14912792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12554382A Granted JPS5916342A (ja) | 1982-07-19 | 1982-07-19 | 集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112096A (ja) * | 1988-10-21 | 1990-04-24 | Matsushita Electric Works Ltd | Ｉｃ化された感知器 |
| KR100466224B1 (ko) * | 2001-01-09 | 2005-01-13 | 텔레포스 주식회사 | 반도체 칩 실장용 베이스 기판의 제조 방법 |
-
1982
- 1982-07-19 JP JP12554382A patent/JPS5916342A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112096A (ja) * | 1988-10-21 | 1990-04-24 | Matsushita Electric Works Ltd | Ｉｃ化された感知器 |
| KR100466224B1 (ko) * | 2001-01-09 | 2005-01-13 | 텔레포스 주식회사 | 반도체 칩 실장용 베이스 기판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244413B2 (ja) | 1987-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916086A (en) | Method of manufacturing a semiconductor device having rounded trench corners | |
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| US5217920A (en) | Method of forming substrate contact trenches and isolation trenches using anodization for isolation | |
| JPH11289006A (ja) | 集積回路にトレンチアイソレ―ションを形成する方法 | |
| US4851366A (en) | Method for providing dielectrically isolated circuit | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| KR960005552B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| JPS6038832A (ja) | 半導体装置とその製造方法 | |
| KR100582147B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPS5916342A (ja) | 集積回路用基板の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS5919350A (ja) | 集積回路用基板の製造方法 | |
| JPH04225259A (ja) | 半導体装置の製造方法 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| KR900001059B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
| JPS6244411B2 (ja) | ||
| JPS6244412B2 (ja) | ||
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| KR100925136B1 (ko) | 다공성 Ｓｉ 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(ＳＯＩ)/실리콘-온-낫싱 (ＳＯＮ)복합 구조물의 형성 |