JPS5916316B2 - 二値化回路 - Google Patents
二値化回路Info
- Publication number
- JPS5916316B2 JPS5916316B2 JP53055118A JP5511878A JPS5916316B2 JP S5916316 B2 JPS5916316 B2 JP S5916316B2 JP 53055118 A JP53055118 A JP 53055118A JP 5511878 A JP5511878 A JP 5511878A JP S5916316 B2 JPS5916316 B2 JP S5916316B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- flip
- binarization circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc Digital Transmission (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、ファクシミリ信号等の2値化回路の改良に関
する。
する。
白、黒画像用のファクシミリ装置においては、アナログ
画像信号を2値化する2値化回路を必要とするが、従来
使用されているこの種2値化回路は、第1図に示す如き
、アナログ画像信号200としきい値電圧Vxとを比較
する1つの比較器100により構成されている為、しき
い値電圧りをX、第4図のV1レベル電圧に設定した場
合には、比較器100の2値信号出力2口1からは、ア
ナログ画像信号200における黒地に白の細い線を表わ
す情報Q、、Q4が消失し、他方しきい値電圧VxをV
3(>V1)に設定した場合には比較器100の2値信
号出力202からは白地に黒の細い線を表わす情報Q、
、Q、が消失する。
画像信号を2値化する2値化回路を必要とするが、従来
使用されているこの種2値化回路は、第1図に示す如き
、アナログ画像信号200としきい値電圧Vxとを比較
する1つの比較器100により構成されている為、しき
い値電圧りをX、第4図のV1レベル電圧に設定した場
合には、比較器100の2値信号出力2口1からは、ア
ナログ画像信号200における黒地に白の細い線を表わ
す情報Q、、Q4が消失し、他方しきい値電圧VxをV
3(>V1)に設定した場合には比較器100の2値信
号出力202からは白地に黒の細い線を表わす情報Q、
、Q、が消失する。
パルスP1、P2、P3及びP4は夫々情報Q1、Q2
、03及びQ4に対応する。このように、第1図に示す
従来の2値化回路を用いた場合には、しきい値電田の電
圧レベルを上下しても、画像情報のうちの白地に黒の細
い線及び黒地に白の細い線の情報のいずれかが失われ、
これらの情報を同時に再現することができないという欠
点があつた。
、03及びQ4に対応する。このように、第1図に示す
従来の2値化回路を用いた場合には、しきい値電田の電
圧レベルを上下しても、画像情報のうちの白地に黒の細
い線及び黒地に白の細い線の情報のいずれかが失われ、
これらの情報を同時に再現することができないという欠
点があつた。
本発明は、上記のような従来の2値化回路の欠点を除去
する為になされたもので、2個の比較器を使用し、両者
の2値信号出力を選択器を用いて、切換え出力すること
により、画像情報中の微細情報即ち白地に黒の細い線及
び黒地に白の細い線の情報の両者を共に再現することが
できるコアクシミリ信号等の2値化回路を提供すること
を目的とする。
する為になされたもので、2個の比較器を使用し、両者
の2値信号出力を選択器を用いて、切換え出力すること
により、画像情報中の微細情報即ち白地に黒の細い線及
び黒地に白の細い線の情報の両者を共に再現することが
できるコアクシミリ信号等の2値化回路を提供すること
を目的とする。
以下、本発明の一実施例を説明する。
第2図において、300及び301は、夫々電圧V,及
びV2(〉V1)をしきい値とする比較器で、第4図の
アナログ画像信号200に対して夫夫、第4図201及
び202に示す2値信号を出力する。
びV2(〉V1)をしきい値とする比較器で、第4図の
アナログ画像信号200に対して夫夫、第4図201及
び202に示す2値信号を出力する。
302は、比較器300及び301の出力を選択して切
換え出力する選択器で、例えば第3図に示す如く構成さ
れる。
換え出力する選択器で、例えば第3図に示す如く構成さ
れる。
第3図において、401はフリツプフロツプ素子で、そ
のセツト入力端子Sを比較器300の出力端子に接続さ
れ、りセツト入力端子Rをインバータ402を介して比
較器301の出力端子に接続されている。
のセツト入力端子Sを比較器300の出力端子に接続さ
れ、りセツト入力端子Rをインバータ402を介して比
較器301の出力端子に接続されている。
403及び404は、夫々フリツプフロツプ素子401
のセツト出力端子Qからの信号203及びりセツト出力
端子Qからの反転信号204をゲート入力とするアンド
ゲート素子で、前者は比較器301の出力信号202を
、後者は比較器300からの出力信号201をオアゲー
ト素子405に送出する。
のセツト出力端子Qからの信号203及びりセツト出力
端子Qからの反転信号204をゲート入力とするアンド
ゲート素子で、前者は比較器301の出力信号202を
、後者は比較器300からの出力信号201をオアゲー
ト素子405に送出する。
以上の構成においては、しきい値レベルの高い側の比較
器301の出力がひとたびゞ1″レベルになると、以後
アナログ画像信号200の信号レベルがしきい値レベル
V,より小さくなるまで比較器300の出力がS1″レ
ベルにあるから、その間フリツプフロツプ素子401が
セツト状態となり、Q端子出力203はゞ1″レベルに
、Q端子出力204はゞO″レベルに維持される。
器301の出力がひとたびゞ1″レベルになると、以後
アナログ画像信号200の信号レベルがしきい値レベル
V,より小さくなるまで比較器300の出力がS1″レ
ベルにあるから、その間フリツプフロツプ素子401が
セツト状態となり、Q端子出力203はゞ1″レベルに
、Q端子出力204はゞO″レベルに維持される。
アナログ画像信号200がしきい値電圧V1より小さく
なると、比較器300の2値信号出力201はゞ0Iレ
ベルとなるから、その皮転信号によりフリツプフロツプ
素子401は、以後アナログ画像信号200がしきい値
電圧V2より大きくなるまで、りセツト状態となり、Q
端子出力203は5′0″レベルに、Q端子出力204
は′1″レベルに維持される。即ち、アナログ画像信号
20005一旦しきい値レベルV2をこえるとアンドゲ
ート素子403がゲートされてしきい値レベルがV2で
ある比較器301の2値信号出力202を出力し、該信
号がオアゲート素子405より送出され、他方アナログ
画像信号200が一旦しきい値レベルV,より小さくな
ると、アンドゲート素子404がゲートされてしきい値
レベルがV1である比較器300の2値信号出力201
を出力し、該信号がオアゲート素子405より送出され
る。
なると、比較器300の2値信号出力201はゞ0Iレ
ベルとなるから、その皮転信号によりフリツプフロツプ
素子401は、以後アナログ画像信号200がしきい値
電圧V2より大きくなるまで、りセツト状態となり、Q
端子出力203は5′0″レベルに、Q端子出力204
は′1″レベルに維持される。即ち、アナログ画像信号
20005一旦しきい値レベルV2をこえるとアンドゲ
ート素子403がゲートされてしきい値レベルがV2で
ある比較器301の2値信号出力202を出力し、該信
号がオアゲート素子405より送出され、他方アナログ
画像信号200が一旦しきい値レベルV,より小さくな
ると、アンドゲート素子404がゲートされてしきい値
レベルがV1である比較器300の2値信号出力201
を出力し、該信号がオアゲート素子405より送出され
る。
従つて、オアゲート素子405から送出される2値信号
205は、第4図に示す如く、アナログ画像信号200
の帯有する画像情報Q,〜Q4を全て帯有している。
205は、第4図に示す如く、アナログ画像信号200
の帯有する画像情報Q,〜Q4を全て帯有している。
以上のように、本発明は、しきい値の異なる2個の比較
器を用い、共通のアナログ画像信号入力が所定レベルを
超えて増大及び減少した時に夫々高いレベル及び低いレ
ベルのしきい値を設定されている上記比較器の出力レベ
ルを用いて以後該比較器の出力を選択出力するものであ
るから、アナログ画像情報の微細情報をも全て確実に2
値化することができる。
器を用い、共通のアナログ画像信号入力が所定レベルを
超えて増大及び減少した時に夫々高いレベル及び低いレ
ベルのしきい値を設定されている上記比較器の出力レベ
ルを用いて以後該比較器の出力を選択出力するものであ
るから、アナログ画像情報の微細情報をも全て確実に2
値化することができる。
従つて、本発明による2値化回路を用いたフアクシミリ
装置では、白地に黒の細い線も黒地に白の細い線も忠実
に再現することができ、極めて鮮明な画像を得ることが
できる。
装置では、白地に黒の細い線も黒地に白の細い線も忠実
に再現することができ、極めて鮮明な画像を得ることが
できる。
又上記比較器出力の選択の為の選択器は極めて単純に構
成することができるから、本発明によれば、大幅な費用
増加を招くことなく、高信頼性の下に上記鮮明な画像を
得ることができる。
成することができるから、本発明によれば、大幅な費用
増加を招くことなく、高信頼性の下に上記鮮明な画像を
得ることができる。
第1図は、従来の2値化回路を示す図、第2図は、信号
波形図、第3図は本発明による2値化回路の一実施例を
示すプロツク線図、及び第4図は上記実施例における部
分回路図である。 図中、300,301は比較器、302は選択器、40
1はフリツプフロツプ素子、402はインバータ、40
3,404はアンドゲート素子及び405はオアゲート
素子である。
波形図、第3図は本発明による2値化回路の一実施例を
示すプロツク線図、及び第4図は上記実施例における部
分回路図である。 図中、300,301は比較器、302は選択器、40
1はフリツプフロツプ素子、402はインバータ、40
3,404はアンドゲート素子及び405はオアゲート
素子である。
Claims (1)
- 【特許請求の範囲】 1 しきい値の異なる2個の比較器と1個の選択器とを
具え、該選択器は両比較器の共通入力が高いレベルの上
記しきい値を超えると該しきい値を持つ上記比較器の出
力を選択出力し、上記共通入力が低いレベルのしきい値
より減少すると該しきい値を持つ上記比較器の出力を選
択出力することを特徴とする2値化回路。 2 選択器が、フリップフロップ素子、このフリップフ
ロップ素子のセット出力と一方比較器の出力を供給され
るアンドゲート素子、上記フリップフロップ素子のリセ
ット出力と他方比較器の出力を供給されるアンドゲート
素子及び上記両アンドゲート素子の出力を供給されるオ
ア素子を備え、上記フリップフロップ素子のセット入力
端子に上記一方の比較器の出力を、又リセット入力端子
に上記他方比較器の出力をインバータを介して供給する
ことを特徴とする特許請求の範囲第1項記載の2値化回
路。 3 共通入力として白黒画像信号を用いた特許請求の範
囲第1項又は第2項記載の2値化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53055118A JPS5916316B2 (ja) | 1978-05-09 | 1978-05-09 | 二値化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53055118A JPS5916316B2 (ja) | 1978-05-09 | 1978-05-09 | 二値化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54146530A JPS54146530A (en) | 1979-11-15 |
JPS5916316B2 true JPS5916316B2 (ja) | 1984-04-14 |
Family
ID=12989829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53055118A Expired JPS5916316B2 (ja) | 1978-05-09 | 1978-05-09 | 二値化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5916316B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56117423A (en) * | 1980-02-22 | 1981-09-14 | Asahi Optical Co Ltd | Binary coding circuit by multistage threshold level |
JPS5762466A (en) * | 1980-10-03 | 1982-04-15 | Canon Inc | Original reader |
JPS6031678A (ja) * | 1983-07-30 | 1985-02-18 | Tohoku Richo Kk | 2値化回路 |
JP2506643B2 (ja) * | 1985-10-18 | 1996-06-12 | 松下電送 株式会社 | 前歴補正読取装置 |
-
1978
- 1978-05-09 JP JP53055118A patent/JPS5916316B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS54146530A (en) | 1979-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4015144A (en) | Circuit arrangement for conversion of an analog signal into a binary signal | |
JPS5916316B2 (ja) | 二値化回路 | |
JPS5951799B2 (ja) | 変調信号形成装置 | |
JPS57131170A (en) | Picture signal processing device | |
JPS6216061B2 (ja) | ||
JPS5964917A (ja) | 2値化方式 | |
JPS5926689Y2 (ja) | 2値判別装置 | |
JPH0317514Y2 (ja) | ||
JPS5938791B2 (ja) | 画信号処理回路 | |
JPS5767388A (en) | Chromakey device | |
JPS5816290Y2 (ja) | 画信号処理回路 | |
JP2747331B2 (ja) | デジタル映像信号処理回路 | |
JP2897351B2 (ja) | マーカー除去装置 | |
JP3503524B2 (ja) | 二値化回路 | |
JP2548220B2 (ja) | 映像信号処理装置 | |
JPS6123893Y2 (ja) | ||
JPS6364478A (ja) | 2値化回路 | |
JPH027669A (ja) | 2値化処理回路 | |
JPS5957572A (ja) | 2値化方式 | |
KR870002269Y1 (ko) | Vtr의 영상신호 자동 선택 회로 | |
JP2530729Y2 (ja) | 画像読取装置 | |
JPS5857861A (ja) | 2値化方式 | |
JPS6159033B2 (ja) | ||
JPS5894272A (ja) | 信号2値化方式 | |
JPS61137470A (ja) | 画信号2値化回路 |