JPS5894272A - 信号２値化方式 - Google Patents
信号２値化方式Info
- Publication number
- JPS5894272A JPS5894272A JP56192002A JP19200281A JPS5894272A JP S5894272 A JPS5894272 A JP S5894272A JP 56192002 A JP56192002 A JP 56192002A JP 19200281 A JP19200281 A JP 19200281A JP S5894272 A JPS5894272 A JP S5894272A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- envelope
- circuit
- convergence value
- original signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電気信号の上側包絡線と下側包絡線と作製し
、それ等包絡線の中間値をスライス・レベルとして前記
電気信号を２値化する信号２値化方式の改良に関する。
、それ等包絡線の中間値をスライス・レベルとして前記
電気信号を２値化する信号２値化方式の改良に関する。
この種の信号２値化方式に従って電気信号を２値化する
場合を第１図及び第２図を参照しつつ説明する。
場合を第１図及び第２図を参照しつつ説明する。
第１図に於いて、１は例えば外部情報をセンサで電気信
号に変換することに依シ得られた原信号であって、この
原信号１を基にその上側包絡線である信号２及び下側包
絡線である信号６を作製する。
号に変換することに依シ得られた原信号であって、この
原信号１を基にその上側包絡線である信号２及び下側包
絡線である信号６を作製する。
この上側包絡線信号２及び下側包絡線信号３を分圧して
得た中間値の信号をスライス・レベル信号４として原信
号１をスライスし２値化信号を生成するものである。
得た中間値の信号をスライス・レベル信号４として原信
号１をスライスし２値化信号を生成するものである。
この場合、上側包絡線信号２を形成するには記号５＃で
指示されている固定の包結線収束値を、また、下側包絡
線信号５を形成するには記号６＃で指示されている固定
の包絡線収束値を用いている。
指示されている固定の包結線収束値を、また、下側包絡
線信号５を形成するには記号６＃で指示されている固定
の包絡線収束値を用いている。
このように、包絡線信号２或いは３を生成する際、固定
化された包絡線収束値５“或いは６″を用いると、得ら
れる包絡線信号２或いは６の傾きも一定化される。この
方式は、原信号１が図示のようなものであれば良いが、
若し、周期が変化して例えば第２図に見られるようにな
った場合には問題である。これを次に鮫、明する。
化された包絡線収束値５“或いは６″を用いると、得ら
れる包絡線信号２或いは６の傾きも一定化される。この
方式は、原信号１が図示のようなものであれば良いが、
若し、周期が変化して例えば第２図に見られるようにな
った場合には問題である。これを次に鮫、明する。
第２図に記号１′にて示すように原信号の周期が長くな
った場合でおって、しかも、上側包絡線収束値及び下側
包絡線収束値として記号５′及び６“で示すように固定
化されていると、上側包絡線２″及び下側包絡線６″の
傾きは第１図の場合と同様になるので、そのまま周期を
延ばしたのでは上側包絡線２″と下側包絡線６＃とが衝
合するような状態になシ、スライス・レベル信号は記号
４“で指示するようなものとなり、これでは適切な２値
化は行なうことができない。
った場合でおって、しかも、上側包絡線収束値及び下側
包絡線収束値として記号５′及び６“で示すように固定
化されていると、上側包絡線２″及び下側包絡線６″の
傾きは第１図の場合と同様になるので、そのまま周期を
延ばしたのでは上側包絡線２″と下側包絡線６＃とが衝
合するような状態になシ、スライス・レベル信号は記号
４“で指示するようなものとなり、これでは適切な２値
化は行なうことができない。
本発明では、上側包絡線収束値及び下側包絡線収束値を
のこぎり歯状にすることに依シ、原信号周期の大小に応
じて包絡線の傾きを変化させ適切なスライス・レベル信
号を得ようとするものであシ、以下これを詳細に説明す
る。
のこぎり歯状にすることに依シ、原信号周期の大小に応
じて包絡線の傾きを変化させ適切なスライス・レベル信
号を得ようとするものであシ、以下これを詳細に説明す
る。
最初に、第１図及び第２図を参照して本発明に於ける信
号波形操作の一例を説明する。
号波形操作の一例を説明する。
本発明では、上側包絡線収束値及び下側包絡線収束値を
第１図に記号５及び６で示すようにのこぎシ歯状波形に
することが特徴であって、これは第１図に見られるよう
な適当な周期の原信号１を対象にする場合はその利点が
目立たないが、第２図に見られるような長周期の原信号
１′になると判然としてくる。
第１図に記号５及び６で示すようにのこぎシ歯状波形に
することが特徴であって、これは第１図に見られるよう
な適当な周期の原信号１を対象にする場合はその利点が
目立たないが、第２図に見られるような長周期の原信号
１′になると判然としてくる。
第２図に於いて、記号５′は上側包絡線収束値、記号６
′は下側包絡線収束値をそれぞれ示している。
′は下側包絡線収束値をそれぞれ示している。
このように、原信号１′の信号期間に包絡線収束値を徐
々に上昇或いは下降させるようにすると、その値を用い
た上側包絡線信号及び下側包絡線信号は記号２′及び５
′に見られる波形となる。そしてそれ等包絡線信号２１
．３／を分圧して中間値信号であるスライス・レベル信
号は記号４′で示すものとなシ、原信号１′をスライス
して２値化するには好適な波形となる。
々に上昇或いは下降させるようにすると、その値を用い
た上側包絡線信号及び下側包絡線信号は記号２′及び５
′に見られる波形となる。そしてそれ等包絡線信号２１
．３／を分圧して中間値信号であるスライス・レベル信
号は記号４′で示すものとなシ、原信号１′をスライス
して２値化するには好適な波形となる。
さて、このような上側包絡線収束値５′及び下側包絡線
収束値６′を得て信号の２値化を行なうには第６図に見
られる装置を使用する。
収束値６′を得て信号の２値化を行なうには第６図に見
られる装置を使用する。
第５図は本発明を実施する装置の一例を表わす要部ブロ
ック図であり、Ａは上側包絡線作成回路、Ｂは下側包絡
線作成回路、Ｃは分圧回路、Ｄは比較回路、Ｅは上側包
絡線収束値作成回路、Ｆは下側包絡線収束値作成口゛路
をそれぞれ示している。
ック図であり、Ａは上側包絡線作成回路、Ｂは下側包絡
線作成回路、Ｃは分圧回路、Ｄは比較回路、Ｅは上側包
絡線収束値作成回路、Ｆは下側包絡線収束値作成口゛路
をそれぞれ示している。
この第３図をよシ具体化して表わした回路図が第４図で
おシ、一点鎖線で囲んだブロックＡ、Ｂ・・・Ｆは第６
図に於けるブロックＡ、Ｅ・・・・・・ Ｆに対応して
いるものでおシ、次に、第４図を参照して説明する。
おシ、一点鎖線で囲んだブロックＡ、Ｂ・・・Ｆは第６
図に於けるブロックＡ、Ｅ・・・・・・ Ｆに対応して
いるものでおシ、次に、第４図を参照して説明する。
上側包絡線作成回路Ａは演算増幅器であるバッファ回路
ＩＣ１及びｉＣ２、ダイオードＤ１１、抵抗ＲＡ１、コ
ンデンサＣＡ１を有している。
ＩＣ１及びｉＣ２、ダイオードＤ１１、抵抗ＲＡ１、コ
ンデンサＣＡ１を有している。
下側包絡線作成回路Ｂは演算増幅器であるバッファ回路
ｉＣ５及びｉＣ６、ダイオードＤｉ２、抵抗ＲＢ１、コ
ンデンサＣＡ１を有している。
ｉＣ５及びｉＣ６、ダイオードＤｉ２、抵抗ＲＢ１、コ
ンデンサＣＡ１を有している。
分圧回路Ｃは演算増幅器ｉＣ９及びｌ（：’１０、抵抗
ＲＣ１，ＲＣ２，ＲＣ５，ＲＣ４，ＲＣ５を有している
。
ＲＣ１，ＲＣ２，ＲＣ５，ＲＣ４，ＲＣ５を有している
。
比較回路りはコンパレータ１Ｃ１１を有している。
上側包絡線収束値作成回路Ｅは演算増幅器ｉＣ５及びｉ
Ｃ４、フリップ・フロップ回路Ｆ／Ｆ１、インバー ｐ
ｉｙｔｔ、可変抵抗器ＶＲ１及びＶＲＯ、抵抗ＲＥ１．
ＲＥ２ 。
Ｃ４、フリップ・フロップ回路Ｆ／Ｆ１、インバー ｐ
ｉｙｔｔ、可変抵抗器ＶＲ１及びＶＲＯ、抵抗ＲＥ１．
ＲＥ２ 。
ＲＥ３．ＲＥ４、コンデンサＣＥ１、スイッチＳＦ１を
有している。
有している。
下側包絡線収束値作成回路Ｆは演算増幅器ｉＣ７及びｉ
ｃ８、フリップ・フロップ回路Ｆ／Ｆ２、可変抵抗器Ｖ
Ｒ２及びＶＢ２、抵抗Ｊ？Ｆ１ 、ＲＦ２ 、ＲＦ５
、ＲＦ４、コンデンサＣＦ１、スイッチＷ２を有してい
る。
ｃ８、フリップ・フロップ回路Ｆ／Ｆ２、可変抵抗器Ｖ
Ｒ２及びＶＢ２、抵抗Ｊ？Ｆ１ 、ＲＦ２ 、ＲＦ５
、ＲＦ４、コンデンサＣＦ１、スイッチＷ２を有してい
る。
さて、第４図に於いて、上側包絡線収束値作成回路Ｅ及
び下側包絡線収束値作成回路Ｆがないとした場合の動作
は次の通シである。
び下側包絡線収束値作成回路Ｆがないとした場合の動作
は次の通シである。
今、上側包絡線作成回路Ａに於けるバッファ回路ｉｃ１
の正端子に原信号１が入力され、これを２値化しようと
するものである。
の正端子に原信号１が入力され、これを２値化しようと
するものである。
バッフ７回路ｉＣ１に入力された信号１はそのまま増幅
される。ダイオードＤｉ１は順方向に挿入されているの
で信号１の立上り時のみ導通し、立下シ時には不導通で
おり、このダイオードＤｉ１と抵抗ＲＡ１及びコンデン
サＣＡ１の作用に依り上側包絡線信号２が得られる。バ
ッファ回路ｉＣ２はこれを増幅する作用をする。信号２
は分圧回路Ｃに入力される。
される。ダイオードＤｉ１は順方向に挿入されているの
で信号１の立上り時のみ導通し、立下シ時には不導通で
おり、このダイオードＤｉ１と抵抗ＲＡ１及びコンデン
サＣＡ１の作用に依り上側包絡線信号２が得られる。バ
ッファ回路ｉＣ２はこれを増幅する作用をする。信号２
は分圧回路Ｃに入力される。
バッファ回路ｉｃ１に加えられた原信号１は下側包絡線
作成回路Ｂのバッファ回路ｉＣ５にも入力されている。
作成回路Ｂのバッファ回路ｉＣ５にも入力されている。
こちらではダイオードＤｉ２が逆方向に挿入されている
ので信号１の立上り時には不導通でオシ、立下り時のみ
導通する。そして、このダイオードＤｉ２及び抵抗ＲＢ
１． コンデンサＣＢ１の作用に依シ下側包絡線信号
６が得られ、これもノくツファ回路ｉＣ６で増幅されて
から分圧回路Ｃに入力される。
ので信号１の立上り時には不導通でオシ、立下り時のみ
導通する。そして、このダイオードＤｉ２及び抵抗ＲＢ
１． コンデンサＣＢ１の作用に依シ下側包絡線信号
６が得られ、これもノくツファ回路ｉＣ６で増幅されて
から分圧回路Ｃに入力される。
分圧回路Ｃでは演算を行なう。今、信号２の電圧をＶｌ
、信号６の電圧をＶ２とすると演算増幅器ｉＣ９を出た
信号は、 となシ、抵抗ＲＣ１，ＲＣ２，ＲＣ５を全て勢しい値と
すれば、 〜−＞（ｒ１＋Ｖ２） である。この信号は演算増幅器ｉＣ／Ｄ で反転させ、
記号４で指示したもの、即ち、スライス・レベル信号４
を得て、これを比較回路りに入力する。
、信号６の電圧をＶ２とすると演算増幅器ｉＣ９を出た
信号は、 となシ、抵抗ＲＣ１，ＲＣ２，ＲＣ５を全て勢しい値と
すれば、 〜−＞（ｒ１＋Ｖ２） である。この信号は演算増幅器ｉＣ／Ｄ で反転させ、
記号４で指示したもの、即ち、スライス・レベル信号４
を得て、これを比較回路りに入力する。
比較回路りに於いては原信号１とスライス・レベル信号
を比較して２値化信号を出力する。
を比較して２値化信号を出力する。
ここまでは従来技術と変シないが、本発明では、これに
上側包絡線収束値作成回路Ｅ及び下側包絡線収束値作成
回路Ｆの作用が加わる。
上側包絡線収束値作成回路Ｅ及び下側包絡線収束値作成
回路Ｆの作用が加わる。
即ち、比較回路りからディジタル信号が出力されると、
その信号は回路Ｅのフリップ・フロップ回路Ｆ／Ｆ１及
び回路Ｆのフリップ・フロップ回路Ｆ／Ｆ２に加えられ
る。
その信号は回路Ｅのフリップ・フロップ回路Ｆ／Ｆ１及
び回路Ｆのフリップ・フロップ回路Ｆ／Ｆ２に加えられ
る。
回路Ｅに於けるフリップ・７０ツブ回路Ｆ／Ｆ１ではデ
ィジタル信号の立下シ時にオンとなって出力を送出する
。その出力は、演算増幅器ｉＣ３で演算され、そのまま
の波形で演算増幅器ｉＣ４に入力され、そこでレベル・
シフトと反転された後、抵抗ＲＥ１及びコンデンサＣＥ
１からなる積分回路で積分され、のこき′シー状の上側
包絡線収束値５′となされて上側包絡線作成回路Ａに加
えられる。
ィジタル信号の立下シ時にオンとなって出力を送出する
。その出力は、演算増幅器ｉＣ３で演算され、そのまま
の波形で演算増幅器ｉＣ４に入力され、そこでレベル・
シフトと反転された後、抵抗ＲＥ１及びコンデンサＣＥ
１からなる積分回路で積分され、のこき′シー状の上側
包絡線収束値５′となされて上側包絡線作成回路Ａに加
えられる。
回路Ｆに於けるフリップ・フロップ回路Ｆ／Ｆ２ではデ
ィジタル信号の立上９時にオンとなって出力を送出する
。その出力は、前記同様、演算増幅器ｉＣ７、ｉｃ８、
抵抗ＲＦ１及びコンデンサＣＦ１からなる積分回路を締
てのこぎシ歯状の下側包絡線収束値６′となって下側包
絡線作成回路Ｂに加えられる。
ィジタル信号の立上９時にオンとなって出力を送出する
。その出力は、前記同様、演算増幅器ｉＣ７、ｉｃ８、
抵抗ＲＦ１及びコンデンサＣＦ１からなる積分回路を締
てのこぎシ歯状の下側包絡線収束値６′となって下側包
絡線作成回路Ｂに加えられる。
従来、固定であった抵抗ＲＡ１及びコンデンサＣＡのコ
ールド・エンド側、抵抗ＲＢ１及びコンデンサＣＢ１の
コールド・エンド側にはそれぞれのこぎり歯状に変化す
る上側包絡線収束値５′、下側包絡線収束値６′の電位
が加えられるので、スライス・レベル信号は原信号１０
周期の如何に拘わらず適切なものが得られる。
ールド・エンド側、抵抗ＲＢ１及びコンデンサＣＢ１の
コールド・エンド側にはそれぞれのこぎり歯状に変化す
る上側包絡線収束値５′、下側包絡線収束値６′の電位
が加えられるので、スライス・レベル信号は原信号１０
周期の如何に拘わらず適切なものが得られる。
以上の説明で判るように、本発明に依れば、例えば撮像
信号など外部情報をセンサで電気信号化し、それを原信
号として２値化する場合、上側包絡線収束値作成回路及
び下側包絡線収束値作成回路に依シ上側包絡線作成回路
及び下側包絡線作成回路それぞれに於ける包絡線収束値
を原信号期間中に徐々に上昇・下降させるものであるか
ら被２値化原信号の周期が変化しても常に適切なスライ
ス・レベル信号を得ることができるので確実な２値化を
行なうことが可能でおる。
信号など外部情報をセンサで電気信号化し、それを原信
号として２値化する場合、上側包絡線収束値作成回路及
び下側包絡線収束値作成回路に依シ上側包絡線作成回路
及び下側包絡線作成回路それぞれに於ける包絡線収束値
を原信号期間中に徐々に上昇・下降させるものであるか
ら被２値化原信号の周期が変化しても常に適切なスライ
ス・レベル信号を得ることができるので確実な２値化を
行なうことが可能でおる。
第１図及び第２図は信号２値化を行なう場合の各信号波
形を表わす線図、第５図は本発明を実施する装置の一例
を懺わすブロック図、第４図は第５図装置を具体的に表
わした回路図である。 図に於いて、Ａは上側包絡線作成回路、Ｂは下側包絡線
作成回路、Ｃは分圧回路、Ｄは比較回路、Ｅは上側包絡
線収束値作成回路、Ｆは下側包絡線収束値作成回路であ
る。 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部（外３名）
形を表わす線図、第５図は本発明を実施する装置の一例
を懺わすブロック図、第４図は第５図装置を具体的に表
わした回路図である。 図に於いて、Ａは上側包絡線作成回路、Ｂは下側包絡線
作成回路、Ｃは分圧回路、Ｄは比較回路、Ｅは上側包絡
線収束値作成回路、Ｆは下側包絡線収束値作成回路であ
る。 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部（外３名）
Claims (1)
- 外部情報を電気信号化したものである原信号が入力され
て該原信号の上側包絡線信号を作成する回路及び下側包
絡線信号を作成する回路、それ等回路からの上側包絡線
信号及び下側包絡線信号が入力されてそれ等の中間値で
あるスライス・レベル信号を作成する回路、該スライス
・レベル信号と前記原信号とを比較する比較回路とを備
えて信号を２値化する方式に於いて、前記上側包絡線作
成回路の包絡線収束値を信号期間に徐々に上昇させる上
側包絡線収束値作成回路及び前記下側包絡線作成回路の
包絡線収束値を信号期間に徐々に下降させる下側包絡線
収束値作成回路を設け、前記被２値化原信号の周期が変
化した場合にそれに対応するスライス・レベル信号を作
成して前記原信号を２値化することを特徴とする信号２
値化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192002A JPS5894272A (ja) | 1981-11-30 | 1981-11-30 | 信号２値化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192002A JPS5894272A (ja) | 1981-11-30 | 1981-11-30 | 信号２値化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5894272A true JPS5894272A (ja) | 1983-06-04 |
Family
ID=16283968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192002A Pending JPS5894272A (ja) | 1981-11-30 | 1981-11-30 | 信号２値化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894272A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59203244A (ja) * | 1983-05-04 | 1984-11-17 | Hitachi Ltd | 光学的情報再生装置 |
| JPS62112230A (ja) * | 1985-11-11 | 1987-05-23 | Hitachi Ltd | 閾値レベル自動制御回路 |
-
1981
- 1981-11-30 JP JP56192002A patent/JPS5894272A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59203244A (ja) * | 1983-05-04 | 1984-11-17 | Hitachi Ltd | 光学的情報再生装置 |
| JPS62112230A (ja) * | 1985-11-11 | 1987-05-23 | Hitachi Ltd | 閾値レベル自動制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB825597A (en) | Character recognition equipment | |
| JPS6160639B2 (ja) | ||
| IE48554B1 (en) | A pulse-forming circuit for on/off conversion of an image analysis signal | |
| US2189898A (en) | System of communication | |
| US2885551A (en) | Variable voltage level discriminator varying with the input voltage level | |
| JPS5894272A (ja) | 信号２値化方式 | |
| JPS6159913A (ja) | Ａｄ変換回路 | |
| JPS56157577A (en) | Signal procession device | |
| US2657258A (en) | Facsimile system wherein the recording is a modification of the copy | |
| JP2656024B2 (ja) | 変調回路 | |
| US2426710A (en) | Composite television signal generator | |
| US2621263A (en) | Pulse amplifier | |
| US3274381A (en) | Division circuit | |
| US3371337A (en) | High speed analog to binary converter | |
| JPS59788A (ja) | 文字領域と図形領域とを区別する図形処理方式 | |
| US2967954A (en) | Diode lattice multiplier with inherent limiting | |
| JPS5913751B2 (ja) | エンベロ−プ波形形成回路 | |
| JP2545345B2 (ja) | シンクロ電機−デジタル変換器のスケ−リング回路 | |
| SU712925A1 (ru) | Устройство дл управлени параллельно соединенными вентил ми | |
| JPH071854B2 (ja) | 非線形圧伸回路 | |
| JP2806519B2 (ja) | 信号検出回路 | |
| JP2504755Y2 (ja) | 画像情報の平均化回路 | |
| JPH05135191A (ja) | デイジタル・デフアジイフアイヤ回路 | |
| JPS5776986A (en) | Signal processing circuit | |
| JPS6123893Y2 (ja) |