JP2806519B2 - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JP2806519B2 JP2806519B2 JP61269210A JP26921086A JP2806519B2 JP 2806519 B2 JP2806519 B2 JP 2806519B2 JP 61269210 A JP61269210 A JP 61269210A JP 26921086 A JP26921086 A JP 26921086A JP 2806519 B2 JP2806519 B2 JP 2806519B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- reference voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は交流信号を受信し、当該信号の有無を現わす
制御信号を出力する信号検出回路に関し、特に単一電源
にて動作する信号検出回路に関する。 〔従来の技術〕 従来、この種の信号検出回路として、第４図に示すよ
うに、容量11,29,抵抗25,26,27,30,ダイオード28,トラ
ンジスタ31,増幅回路24から構成される方式がある。 入力101に、信号が入力されていない場合、電源VDDか
ら抵抗16,ダイオード28を介してコンデンサ29が充電さ
れるとともに抵抗25に電流が供給され、その結果、トラ
ンジスタ31のベース113の電位は抵抗25及び26の抵抗値
によってほぼ決定される。そのレベルはトランジスタ31
をオン状態とするように設定される。これにより、抵抗
27,30に電流が流れ増幅回路24の入力114は増幅回路24に
とってはロウレベルになるように設定されている。よっ
て、増幅回路24の出力である制御信号107もロウレベル
となる。 次に、入力101に第５図に示す交流信号112が入力され
たとすると、抵抗25とダイオード28の接続点112の電位
は、抵抗25,26で決まるバイアス点に交流信号112が加算
されたものとなる。 入力信号112が上記バイアス点よりも高くなると、ダ
イオード28がオフ状態となり、電源からの抵抗26による
容量29の充電電圧が高くなり、それに応じてトランジス
タ31のベース311の電位も上昇する。一方、入力信号112
が上記バイアス点よりも低くなると、ダイオード28がオ
ン状態となり、容量29はダイオード28を介して放電さ
れ、それに従ってトランジスタ31のベース113の電位も
低下する。コンデンサ29への充電の時定数は放電の時定
数より長くする必要があるので抵抗25と抵抗26の比は、
抵抗26が抵抗25より大となるように設定される。したが
って、トランジスタ31のベース信号113のバイアス電位
は第５図ａに示すように電源電圧の半分の電位より下に
なり、また、交流信号112が入力されるとトランジスタ3
1はオフ状態に移行し、出力の制御信号107は反転する。
第４図の増幅回路24の入力信号114に対する出力信号107
の関係は第６図に示すようになる。 〔発明が解決しようとする問題点〕 上述した従来の信号検出回路は、電源を分圧したレベ
ルを動作点として利用しているため、電源電圧の変動に
よって実質的なスレッシュホールドレベルが異なり、そ
の結果、検出できる信号レベルが変動する、また充電と
放電の時定数の差を大きく取るためには分圧するための
抵抗の比を大きくとる必要があるため、動作のバイアス
点を中央付近にとれず、そのためダイナミックレンジが
せまくなるという欠点がある。 本発明の目的はリファレンス信号の電圧が変動して
も、実質的なスレッシュホールドレベルの特性が変動し
ない信号検出回路を提供することにある。 〔問題点を解決するための手段〕 本願発明の信号検出回路は、交流信号が入力される入
力端子と、前記入力端子に接続され入力された交流信号
を整流し基準電圧をバイアス電圧とした整流信号を生成
する整流回路と、前記整流信号と前記基準電圧とが入力
され前記整流信号から前記基準電圧に基づいて前記バイ
アス電圧を除去して前記基準電圧に依存しない出力信号
を生成するレベルシフト回路とを備えることを特徴とす
る。 〔実施例〕 次に本発明について図面を参照して説明する。 第１図は、本発明の一実施例のブロック構成図であ
る。１は全波整流回路であり、半波整流回路２と加算回
路３とで構成される。４はレベルシフト回路、５は時定
数回路、６はスレッシュホールド回路であり、全て単一
電源で動作する。 半波整流回路２により、交流信号101は半波整流され
た信号103となる。その半波整流信号103の振幅は交流信
号101の半サイクルの振幅の２倍に設定されている。こ
の信号103は加算回路３の一つの入力端子に入力され、
前記交流信号101は加算回路３の他の一方の入力端子に
入力される。かかる交流信号101と半波整流信号103が加
算回路３で加算されるので、加算回路３の出力104は全
波整流信号となり、レベルシフト回路４に入力される。
レベルシフト回路４では全波整流信号104をレベルシフ
トし、そのシフトされた信号105は、時定数回路5,スレ
ッシュホールド回路６を通り、デジタル信号として出力
される。 ここで、信号102は、本回路が単一電源で動作し、一
方、回路１〜４は交流信号を扱うために、回路１〜４の
交流信号に対する動作点を決める基準電圧である。 第２図は第１図の各回路を具体的に示した回路接続図
である。２は半波整流回路、３は加算回路、４はレベル
シフト回路、５は時定数回路、６はスレッシュホールド
回路であり、全て単一電源で動作する。 半波整流回路２は、コンデンサ11、抵抗14,15、ダイ
オード12,13および演算増幅器を有し、図示のように接
続されている。特に、演算増幅器の非反転入力端子
（＋）には基準電圧信号102が印加されているので、入
力101への交流信号の中点レベルは、演算増幅器の反転
入力端子（−）では基準電圧信号102のレベルと同一と
なり、また、交流信号の正の半サイクルをカットし負の
半サイクルを反転した半波整流信号が103に得られる。 ここで、半波整流回路２に入力される交流信号101の
波高値をＡとし、基準電源102の電圧をαとし、半波整
流回路２によって半波整流された信号103の波高値をＢ
とし、抵抗14の値をR1、抵抗15の値をR2とした場合、半
波整流信号103の波高値Ｂは となる。 回路２からの半波整流信号103は加算回路の一方の入
力端子としての抵抗16の一端に供給される。また、コン
デンサ11を介した入力の交流信号は加算回路３のもう一
方の入力端子としての抵抗17の一端に供給される。抵抗
16,17の他端は共通接続されて両信号の加算が行われ
る。加算回路３はさらに抵抗18と演算増幅器を有し、図
示のように接続されまた基準電圧信号102が図示のよう
に供給されている。したがって、加算回路３の出力は、
基準電圧102を基底とする全波整流信号となる。 この時、抵抗16の値をR3,抵抗17の値をR4,抵抗18の値
をR5,全波整流信号104の波高値をＣとすると、全波整流
信号104の波高値Ｃは、となる。 ここで、抵抗の比を とすることにより、すなわち、半波整流信号103の波高
値を入力交流信号の負の半サイクルの波高値の２倍とす
ることにより、半波整流回路２と加算回路３によって全
波整流回路が構成される。 ここで式（２）から、 R2R4＝２・R1R3 ……（３） 式（３）を式（１）へ代入すると となる。 かくして得られた全波整流信号104は、抵抗19〜22お
よび演算増幅器からなり基準電圧102とともに図示のよ
うに接続されたレベルシフト回路４に供給される。した
がって、レベルシフト信号105は、基準電圧信号102のレ
ベルに影響されずに、接地レベルを基準とした全波整流
信号となる。 すなわち、抵抗21の値をR8,抵抗22の値をR9,抵抗19の
値をR6,抵抗20の値をR7とし、レベルシフト信号105の波
高値をＤとすると、 ここで、レベルシフト回路４の抵抗の比を とする。式（６）を式（５）に代入し、 となり、式（４）を式（７）に代入すると となる。（８式）は、レベルシフト回路４によってレベ
ルシフト信号105が基準電源102の電圧αに影響されない
ことを示している。よって、前記電圧αを適宜設定して
も、レベルシフト信号105に影響しないことから信号の
直流レベルを常に一定に保つことが出来る。 また、前記電圧αとしては単一電源を使用する演算増
幅器において、検波回路１を全波整流回路として構成す
る場合、最適なダイナミックレンジを持つように、通
常、電源電圧の半分程度に選定される。かくして、入力
の交流信号および同信号に対する回路２〜４の夫々の出
力は第７図（ａ）〜（ｄ）のようになる。 次にレベルシフト信号105は図示の時定数回路５を通
り、スレッシュホールド回路６に入力される。スレッシ
ュホールド回路６内の電圧フォロアー回路32の入出力特
性は入力トランジスタのスレッシュホールド特性のため
に、第３図に示すような非直線特性115となる。また、
増幅器24を有するスレッシュホールド回路６の入出力特
性は同図の特性107となる。このスレッシュホールド電
圧は電圧フォロアー回路32の入力トランジスタの特性に
よって決まるため、レベルは安定である。そこで、交流
信号101の波高値Ａが低く第３図のスレッシュホールド
のレベルを出なければ、ディジタル信号107は出力され
ず、逆に、波高値Ａが高ければ信号107が出力され交流
信号101が検出される。 上述のように、本実施例において基準電圧102の電圧
αを適宜設定しても、レベルシフト信号105に影響しな
いことから信号の直流レベルを常に一定に保つことがで
きるから、スレッシュホールド回路６のスレッシュホー
ルドにより検出できる信号レベルは変化しない。このこ
とは、前記基準電源102の電圧αが変動してもいえるこ
とであり、所定のスレッシュホールドレベルにより信号
を検出する検出回路として極めて性能の高い安定なもの
となる。 なお、上記のような検波回路を構成する演算増幅器及
びレベルシフト回路を構成する演算増幅器がレベルシフ
ト動作をするために各演算増幅器が負帰還構成をとるこ
とが必要である。また、各レベルシフト量はその負帰還
回路の設定により決められることは前述のとおりであ
り、レベルシフト回路を構成する演算増幅器の帰還量に
よりレベルシフト信号105の直流レベルを適宜設定でき
ることは明らかである。 以上、本発明においては、検波回路を全波整流回路を
用いて説明したが、半波整流回路等、他の特性を持った
検波回路を用いても同様の特性を得る事は明らかであ
る。 〔発明の効果〕 以上説明したように、本発明によれば、基準電圧を設
定することで入力信号の直流レベルに関係なく最適なバ
イアスにより検波回路を構成する検算増幅器を動作させ
得る。また、前記基準電圧には精密な電圧源が不用であ
るばかりでなく、基準電圧が変動しても実質的なスレッ
シュホールド特性の変動がない極めて性能の高い信号検
出特性が得られる。
制御信号を出力する信号検出回路に関し、特に単一電源
にて動作する信号検出回路に関する。 〔従来の技術〕 従来、この種の信号検出回路として、第４図に示すよ
うに、容量11,29,抵抗25,26,27,30,ダイオード28,トラ
ンジスタ31,増幅回路24から構成される方式がある。 入力101に、信号が入力されていない場合、電源VDDか
ら抵抗16,ダイオード28を介してコンデンサ29が充電さ
れるとともに抵抗25に電流が供給され、その結果、トラ
ンジスタ31のベース113の電位は抵抗25及び26の抵抗値
によってほぼ決定される。そのレベルはトランジスタ31
をオン状態とするように設定される。これにより、抵抗
27,30に電流が流れ増幅回路24の入力114は増幅回路24に
とってはロウレベルになるように設定されている。よっ
て、増幅回路24の出力である制御信号107もロウレベル
となる。 次に、入力101に第５図に示す交流信号112が入力され
たとすると、抵抗25とダイオード28の接続点112の電位
は、抵抗25,26で決まるバイアス点に交流信号112が加算
されたものとなる。 入力信号112が上記バイアス点よりも高くなると、ダ
イオード28がオフ状態となり、電源からの抵抗26による
容量29の充電電圧が高くなり、それに応じてトランジス
タ31のベース311の電位も上昇する。一方、入力信号112
が上記バイアス点よりも低くなると、ダイオード28がオ
ン状態となり、容量29はダイオード28を介して放電さ
れ、それに従ってトランジスタ31のベース113の電位も
低下する。コンデンサ29への充電の時定数は放電の時定
数より長くする必要があるので抵抗25と抵抗26の比は、
抵抗26が抵抗25より大となるように設定される。したが
って、トランジスタ31のベース信号113のバイアス電位
は第５図ａに示すように電源電圧の半分の電位より下に
なり、また、交流信号112が入力されるとトランジスタ3
1はオフ状態に移行し、出力の制御信号107は反転する。
第４図の増幅回路24の入力信号114に対する出力信号107
の関係は第６図に示すようになる。 〔発明が解決しようとする問題点〕 上述した従来の信号検出回路は、電源を分圧したレベ
ルを動作点として利用しているため、電源電圧の変動に
よって実質的なスレッシュホールドレベルが異なり、そ
の結果、検出できる信号レベルが変動する、また充電と
放電の時定数の差を大きく取るためには分圧するための
抵抗の比を大きくとる必要があるため、動作のバイアス
点を中央付近にとれず、そのためダイナミックレンジが
せまくなるという欠点がある。 本発明の目的はリファレンス信号の電圧が変動して
も、実質的なスレッシュホールドレベルの特性が変動し
ない信号検出回路を提供することにある。 〔問題点を解決するための手段〕 本願発明の信号検出回路は、交流信号が入力される入
力端子と、前記入力端子に接続され入力された交流信号
を整流し基準電圧をバイアス電圧とした整流信号を生成
する整流回路と、前記整流信号と前記基準電圧とが入力
され前記整流信号から前記基準電圧に基づいて前記バイ
アス電圧を除去して前記基準電圧に依存しない出力信号
を生成するレベルシフト回路とを備えることを特徴とす
る。 〔実施例〕 次に本発明について図面を参照して説明する。 第１図は、本発明の一実施例のブロック構成図であ
る。１は全波整流回路であり、半波整流回路２と加算回
路３とで構成される。４はレベルシフト回路、５は時定
数回路、６はスレッシュホールド回路であり、全て単一
電源で動作する。 半波整流回路２により、交流信号101は半波整流され
た信号103となる。その半波整流信号103の振幅は交流信
号101の半サイクルの振幅の２倍に設定されている。こ
の信号103は加算回路３の一つの入力端子に入力され、
前記交流信号101は加算回路３の他の一方の入力端子に
入力される。かかる交流信号101と半波整流信号103が加
算回路３で加算されるので、加算回路３の出力104は全
波整流信号となり、レベルシフト回路４に入力される。
レベルシフト回路４では全波整流信号104をレベルシフ
トし、そのシフトされた信号105は、時定数回路5,スレ
ッシュホールド回路６を通り、デジタル信号として出力
される。 ここで、信号102は、本回路が単一電源で動作し、一
方、回路１〜４は交流信号を扱うために、回路１〜４の
交流信号に対する動作点を決める基準電圧である。 第２図は第１図の各回路を具体的に示した回路接続図
である。２は半波整流回路、３は加算回路、４はレベル
シフト回路、５は時定数回路、６はスレッシュホールド
回路であり、全て単一電源で動作する。 半波整流回路２は、コンデンサ11、抵抗14,15、ダイ
オード12,13および演算増幅器を有し、図示のように接
続されている。特に、演算増幅器の非反転入力端子
（＋）には基準電圧信号102が印加されているので、入
力101への交流信号の中点レベルは、演算増幅器の反転
入力端子（−）では基準電圧信号102のレベルと同一と
なり、また、交流信号の正の半サイクルをカットし負の
半サイクルを反転した半波整流信号が103に得られる。 ここで、半波整流回路２に入力される交流信号101の
波高値をＡとし、基準電源102の電圧をαとし、半波整
流回路２によって半波整流された信号103の波高値をＢ
とし、抵抗14の値をR1、抵抗15の値をR2とした場合、半
波整流信号103の波高値Ｂは となる。 回路２からの半波整流信号103は加算回路の一方の入
力端子としての抵抗16の一端に供給される。また、コン
デンサ11を介した入力の交流信号は加算回路３のもう一
方の入力端子としての抵抗17の一端に供給される。抵抗
16,17の他端は共通接続されて両信号の加算が行われ
る。加算回路３はさらに抵抗18と演算増幅器を有し、図
示のように接続されまた基準電圧信号102が図示のよう
に供給されている。したがって、加算回路３の出力は、
基準電圧102を基底とする全波整流信号となる。 この時、抵抗16の値をR3,抵抗17の値をR4,抵抗18の値
をR5,全波整流信号104の波高値をＣとすると、全波整流
信号104の波高値Ｃは、となる。 ここで、抵抗の比を とすることにより、すなわち、半波整流信号103の波高
値を入力交流信号の負の半サイクルの波高値の２倍とす
ることにより、半波整流回路２と加算回路３によって全
波整流回路が構成される。 ここで式（２）から、 R2R4＝２・R1R3 ……（３） 式（３）を式（１）へ代入すると となる。 かくして得られた全波整流信号104は、抵抗19〜22お
よび演算増幅器からなり基準電圧102とともに図示のよ
うに接続されたレベルシフト回路４に供給される。した
がって、レベルシフト信号105は、基準電圧信号102のレ
ベルに影響されずに、接地レベルを基準とした全波整流
信号となる。 すなわち、抵抗21の値をR8,抵抗22の値をR9,抵抗19の
値をR6,抵抗20の値をR7とし、レベルシフト信号105の波
高値をＤとすると、 ここで、レベルシフト回路４の抵抗の比を とする。式（６）を式（５）に代入し、 となり、式（４）を式（７）に代入すると となる。（８式）は、レベルシフト回路４によってレベ
ルシフト信号105が基準電源102の電圧αに影響されない
ことを示している。よって、前記電圧αを適宜設定して
も、レベルシフト信号105に影響しないことから信号の
直流レベルを常に一定に保つことが出来る。 また、前記電圧αとしては単一電源を使用する演算増
幅器において、検波回路１を全波整流回路として構成す
る場合、最適なダイナミックレンジを持つように、通
常、電源電圧の半分程度に選定される。かくして、入力
の交流信号および同信号に対する回路２〜４の夫々の出
力は第７図（ａ）〜（ｄ）のようになる。 次にレベルシフト信号105は図示の時定数回路５を通
り、スレッシュホールド回路６に入力される。スレッシ
ュホールド回路６内の電圧フォロアー回路32の入出力特
性は入力トランジスタのスレッシュホールド特性のため
に、第３図に示すような非直線特性115となる。また、
増幅器24を有するスレッシュホールド回路６の入出力特
性は同図の特性107となる。このスレッシュホールド電
圧は電圧フォロアー回路32の入力トランジスタの特性に
よって決まるため、レベルは安定である。そこで、交流
信号101の波高値Ａが低く第３図のスレッシュホールド
のレベルを出なければ、ディジタル信号107は出力され
ず、逆に、波高値Ａが高ければ信号107が出力され交流
信号101が検出される。 上述のように、本実施例において基準電圧102の電圧
αを適宜設定しても、レベルシフト信号105に影響しな
いことから信号の直流レベルを常に一定に保つことがで
きるから、スレッシュホールド回路６のスレッシュホー
ルドにより検出できる信号レベルは変化しない。このこ
とは、前記基準電源102の電圧αが変動してもいえるこ
とであり、所定のスレッシュホールドレベルにより信号
を検出する検出回路として極めて性能の高い安定なもの
となる。 なお、上記のような検波回路を構成する演算増幅器及
びレベルシフト回路を構成する演算増幅器がレベルシフ
ト動作をするために各演算増幅器が負帰還構成をとるこ
とが必要である。また、各レベルシフト量はその負帰還
回路の設定により決められることは前述のとおりであ
り、レベルシフト回路を構成する演算増幅器の帰還量に
よりレベルシフト信号105の直流レベルを適宜設定でき
ることは明らかである。 以上、本発明においては、検波回路を全波整流回路を
用いて説明したが、半波整流回路等、他の特性を持った
検波回路を用いても同様の特性を得る事は明らかであ
る。 〔発明の効果〕 以上説明したように、本発明によれば、基準電圧を設
定することで入力信号の直流レベルに関係なく最適なバ
イアスにより検波回路を構成する検算増幅器を動作させ
得る。また、前記基準電圧には精密な電圧源が不用であ
るばかりでなく、基準電圧が変動しても実質的なスレッ
シュホールド特性の変動がない極めて性能の高い信号検
出特性が得られる。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック構成図、第２図は
第１図の実施例につきより具体的に示した接続図、第３
図は第２図のスレッシュホールド回路６の入力回路の特
性図、第４図は従来の信号検出回路の回路接続図、第５
図は第４図の入力信号101、及びトランジスタ31のベー
スの電圧の特性図、第６図は第４図の増幅回路24の入力
信号の特性図、第７図は入力交流信号および同信号に対
する第２図の回路２〜３の夫々の出力信号波形図であ
る。 １……全波整流回路、２……半波整流回路、３……加算
回路、４……レベルシフト回路、５……時定数回路、６
……スレッシュホールド回路、11,29……容量、12,13,2
8……ダイオード、14,15,16,17,18,19,20,21,22,23,25,
26,27,30……抵抗、24……増幅回路、31……トランジス
タ、32……電圧フォロア回路。
第１図の実施例につきより具体的に示した接続図、第３
図は第２図のスレッシュホールド回路６の入力回路の特
性図、第４図は従来の信号検出回路の回路接続図、第５
図は第４図の入力信号101、及びトランジスタ31のベー
スの電圧の特性図、第６図は第４図の増幅回路24の入力
信号の特性図、第７図は入力交流信号および同信号に対
する第２図の回路２〜３の夫々の出力信号波形図であ
る。 １……全波整流回路、２……半波整流回路、３……加算
回路、４……レベルシフト回路、５……時定数回路、６
……スレッシュホールド回路、11,29……容量、12,13,2
8……ダイオード、14,15,16,17,18,19,20,21,22,23,25,
26,27,30……抵抗、24……増幅回路、31……トランジス
タ、32……電圧フォロア回路。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 利根川 恵介
東京都港区西新橋３丁目20番４号 日本
電気エンジニアリング株式会社内
(56)参考文献 特開 昭57−111119（ＪＰ，Ａ)
特開 昭58−82166（ＪＰ，Ａ)
岡村迪夫著 「ＯＰアンプ回路の設
計」 ＣＱ出版社、Ｓ52−11−１ Ｐ.
179
実用電子回路ハンドブック（４）、Ｃ
Ｑ出版社、Ｓ55−11−30 Ｐ．419〜421
「最新オペアンプ活用技術」 誠文堂
新光社、Ｓ54．９．15 （第７版）
Ｐ．206
Claims (1)
- (57)【特許請求の範囲】 １．交流信号が入力される入力端子と、前記入力端子に
接続され入力された交流信号を整流し基準電圧をバイア
ス電圧とした整流信号を生成する整流回路と、前記整流
信号と前記基準電圧とが入力され前記整流信号から前記
基準電圧に基づいて前記バイアス電圧を除去して前記基
準電圧に依存しない出力信号を生成するレベルシフト回
路とを備えることを特徴とする信号検出回路。 ２．前記整流回路は反転入力端に交流信号を受け、非反
転入力端に前記基準電圧が印加される第１の増幅器を備
え、前記レベルシフト回路は非反転入力端に前記整流信
号を受け反転入力端に前記基準電圧が印加される第２の
増幅器を備えることを特徴とする特許請求の範囲１項に
記載の信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269210A JP2806519B2 (ja) | 1986-11-11 | 1986-11-11 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269210A JP2806519B2 (ja) | 1986-11-11 | 1986-11-11 | 信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63122312A JPS63122312A (ja) | 1988-05-26 |
| JP2806519B2 true JP2806519B2 (ja) | 1998-09-30 |
Family
ID=17469204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61269210A Expired - Fee Related JP2806519B2 (ja) | 1986-11-11 | 1986-11-11 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806519B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3043053C1 (de) * | 1980-11-14 | 1982-06-09 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Auswertung von Signalen |
-
1986
- 1986-11-11 JP JP61269210A patent/JP2806519B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| 「最新オペアンプ活用技術」 誠文堂新光社、Ｓ５４．９．１５ （第７版） Ｐ．２０６ |
| 実用電子回路ハンドブック（４）、ＣＱ出版社、Ｓ５５−１１−３０ Ｐ．４１９〜４２１ |
| 岡村迪夫著 「ＯＰアンプ回路の設計」 ＣＱ出版社、Ｓ５２−１１−１ Ｐ．１７９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63122312A (ja) | 1988-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4188586A (en) | Demodulator circuit for chopper amplifier | |
| JP2586495B2 (ja) | 高周波検出回路 | |
| JPH0677035B2 (ja) | Ａｃ−ｄｃ変換回路 | |
| JP2806519B2 (ja) | 信号検出回路 | |
| JPS58213522A (ja) | 三角波発生器 | |
| JP2561023B2 (ja) | 高周波信号レベル検出回路および高周波信号レベル検出方法 | |
| US4613776A (en) | Voltage to current conversion circuit | |
| JPH045949B2 (ja) | ||
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| JP2006314030A (ja) | 信号検出回路 | |
| EP1554850B1 (en) | Method and device for signal amplitude detection | |
| JPH066308A (ja) | 光受信用ａｇｃ回路 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| JPS5830321Y2 (ja) | 検波回路 | |
| JP2602413B2 (ja) | スイッチング電源装置 | |
| JPH0518707Y2 (ja) | ||
| JPH11176588A (ja) | 放電灯調光点灯装置 | |
| KR950002868Y1 (ko) | 링신호의 제로점 검출회로 | |
| JPH08125697A (ja) | Ａｓｋ変調における復調回路 | |
| JPH0216042B2 (ja) | ||
| JPH0121419B2 (ja) | ||
| JPH019270Y2 (ja) | ||
| JPH09186526A (ja) | 検波回路 | |
| JPH0210905B2 (ja) | ||
| JP2003273675A (ja) | 自動利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |