JPS59160808A - マルチトラツクデイジタルレコ−ダのデイジタル自動等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野） 本発明は、マルチトラックＰＣＭレコーダに係シ、特に
回路規模の減少に好適なマルチトラ，クディジタルレコ
ーダのディジタル自動等化器に関する。

（従来技術） 最近のオーディオは、再生音質の飛躍的向上を１指して
伝送信号のディジタル化が進められている。テープレコ
ーダの分野については、既にＶＴＲを利用したＰＣＭレ
コーダが商品化され、現在は、よシ操作性に優れた固定
へ、ド方式のＰＣＭレコーダの開発が行われている。

ＰＣＭレコーダの場合、−１〜２Ｍピット／秒のディジ
タル信号を伝送゛しなければならず、これを７　ｔ　ｅ
ｌ　／　レコ−タと同程度のテープスピード、かつ固定
ヘッドで実現するためには、複数のトラックを設けて、
データをトラック分配する必要がある０　　゛ 第１図にマルチトラックＰＣＭレコーダのブロック図を
示す。第１図において、１．１’はローパスフィルタ、
２．２′はサンプルホールド回路、３はマルチプレクサ
・Ａ／Ｄ変換回路、４はメモリ、５はフレーム分配、ト
ラック分配回路、６は変調回路、７は記録アンプ、８は
記録へ、ド（以上は記録系）、９は磁気テープ、ｌＯは
再生ヘッド、１１は再生アンプ、１２は復調回路、１３
はフレーム再分配回路、１４はメモリ、１５は誤シ訂正
回路、１６はマルチプレクサ・Ｄ／Ａ変換回路、１？、
　１７’ハローパスフイルタ（以上栴生糸）、１８はク
ロック生成回路である。

入力信号は、ローパスフィルタ１．’１’、サンプルホ
ールド回路２．２’、マルチプレクサ・Ａ／Ｄ変換回路
３を通してディジタル化される。次に、誤シ訂正のため
にパリティが付加され、メモリ４によってインターリー
グされた後、フレーム分配・トラック分配回路５によっ
てデータが複数トラックに分配される。その後、テープ
・ヘッド伝送特性にあうよう変調回路６で変調され、記
録アンプ７、記録ヘッド８を介して磁気テープ９に記録
される。

再生は逆順序によって行われる。まず磁気テープ９よシ
再生ヘッド１ｏ１再生アンプ！■によって信号がとり出
される。この時、テープ・ヘッド系で起こる波形歪勢は
イコライザで補償される。

その後、復調回路１２で復調され、フレーム再分配回路
１３、メモリ１４によって元の時系列信号に戻される（
デマルチプレクサ）０次いで、訂正回路１５によって誤
ルが訂正された後、マルチプレクサ・Ｄ／Ａ変換回路１
６、ローパスフィルタＩＬ、１７’を介して、アナログ
信号が出力される。

クロック生成回路１８はマルチプレクサ３，１６、メモ
リ４，１４．７レ一ム分配回路５、およびフレーム再分
配回路１３などの基準りｐ、りを発生する。

このような構成を有する従来のマルチトラックＰＣＭレ
コーダにおいて、一番問題となるのは、テープ・ヘッド
伝送特性である。記録トラック数は、薄膜ヘッドを採用
することによってかな多自由に選ぶことができるが、後
段の回路数も増すこととなる。このため、あまシ多くの
記録トラック数は期待できず、せいぜい２０トラツクが
限度である。

そのため、たとえはＭＦＭなどの変調方式を採用すれば
、■トラ、り癲シの最高記録周波数は５０　ｋＨｚ以上
となってしまう。周知のとおシ、テープ・ヘッド伝送に
おいては、記録周波数が高いほど各種損失が増し、再生
信号レベルの減衰量が大きくなる。ディジタル信号は無
限の周波数スペクトルから成シ立っているため、テープ
・ヘッド系伝送路を通過させると、ヘッドの微分特性と
この高域減衰を受け、再生信号パルス間で干渉しあうこ
とになる。

第２図は、符号量干渉の説明図である。

第２図（α）で示したようなディジタル信号も、理想的
なテープ・ヘッド系で再生すると、同図（ｂ）のような
微分鼓形が得られる。しかし、実際のテープ・へ、ド系
では周波数特性が患いので、同図（ｃ）に示すように各
微分波形がなまシ、結果的に同図（ｄ）の再生信号とな
る。該（ｄ）の波形のように符号間に干渉が発生すると
、もはや正しいデータは復調できない。

そこで、イコライザをかけ、この符号量干渉をなくす操
作が行われる。このイコライザ・カーブには種々の方式
があるが、その−例として第３図に示した２乗余弦カー
ブがある。実際のテープ・ヘッド伝送特性にイコライザ
をかけ、この２乗余弦カーブに合わせれば符号量干渉を
なくすることができる。

第４図は、具体的なイコライザ回路の一実施例である。

第４図において、１９は遅延素子、２ｏは乗算器、２１
は加算器である。

イコライザ回路は一般的に、再生微分出力のインパルス
応答の７−リエ変換によって設計される。

第５図にフーリエ変換したインパルス倣形を示す。

第５図中に示した振幅値となるよう、第４図の乗算器２
０の係数α□〜α、を決めれば、第５図の波形が得られ
る。

マルチトラッ夛ＰＣＭレコーダへの適用を考えると、こ
のイコライザ回路は全トラックに必要な上、現在はアナ
ログで構成されているため、回路は大規模なものとなっ
ている。そこでディジタル回路に−し、さらに自動で調
整を行う自動等化器の開発が進められている。

第６図に従来の自動等化器の一実施例を示す。

第６図において、２２はＡ／Ｄ変換器、２３は遅延素子
・シフトレジスタ、２４は係数メモリ、２５は乗算器、
２６は累算器、２７は遅延素子制御回路、２８は出力レ
ジスタである。

自動等化器のディジタル化に関しては、ハードウェアの
簡単化と高速化を図らなければならない。

特に乗算器２５の簡単化が重要である。そのため、第６
囚においては、乗算器２５を時分割で使用している０ 人力信号はＡ／Ｄ変換器２２によってディジタル（Ａ号
に変換され、遅延素子・シフトレジスタ２３に入力され
る。この後、トレーニングによってあらかじめ設定され
ていた各遅延素子・シフトレジスタ２３のタップ係数が
係数メモリ２４から読み出される。そしてこの係数と刈
延禦子・シフトレジスタ２３の内容とが乗算器２５でか
け合わされて、その結果が累算器２６に送出される０次
に、遅延素子制御回路２７によって遅延素子・シフトレ
ジスタ２３のタップ重み、すなわち係数メモリ２４の内
容が次のタップに切シ換えられる。

この動作はタップ数だけ繰シ返され、累算器２６の最終
結果は出力レジスタ２８にラッチして“出力される。

しかし、この方式でマルチトラ、りＰＣＭレコーダのイ
コライザを実現すると、係数メそり２４として、量子化
ビット数×フィルタタップ数×トシック数で表わされる
メモリが必要となる。たとえば、量子化ビット数７、必
要フィルタタップ数２０、トラック数２０とすると、２
，８００ピツトのメモリを必要とする。

前述したように、ディジタル・イコライザの場合、ハー
ドウェアの簡単化は必須条件である。Ｋもかかわらず、
従来のディジタル自動等化器においては、係数メモリ２
４が大容量にならざるを得ないという欠点があった。

（目　的） 本発明の目的は、従来技術の欠点をなくし、小容量メモ
リで複数トラック分の信号等化を可能Σするマルチトラ
ックディジタルレコーダのディジタル自動等化器を提供
することにある。

（概　要） 本発明の特徴は、Ｎ本のトラックにデイジタルデータを
分配して磁気テープ上に記録するマルチトラックディジ
タルレコーダσ・ディジタル自動勢化器にお龜て、Ａ／
Ｄ変換器、該Ａ／Ｄ変換器で、ディジタル化された信号
が入力する遅延素子、該遅延素子の出方と係数とを乗算
する乗算器、該乗算器の出方信号を累算する累算器、お
よびトラック数×フィルタタップ数Ｘ量子化ビット数の
メモリ容量よシ小さな容量を有するメモリを具備し、該
メモリに記憶された葆数を前記乗算器に入力することに
よシ、波形等化を行なうようにした点にある。

（実施例） 以下、本発明を実施例によって説明する。

第７図は、本発Ｅｌｌｌ使用するマルチトラックヘッド
のトラック間特性分布図である。本発明のように薄膜ヘ
ット家すれは、トラック間の特性ばらつきは、はとんど
なくなる。しかし、これはヘッド単体として特性評価し
た場合であシ、実際には、第８図に示されているとおシ
、端トラック付近での特性劣化が増す。これは、磁気テ
ープが片持はシの一種と考えられ、端付近のテープテン
ションが弱くなるためと、磁気テープ裁断の際、端付近
の磁性粉分布が破壊されやすいためである。

ところで、第８図かられかるように、隣り合うトラック
の特性劣化は大きな差異がない。このため、＠９合うト
ラックのイブ２イザ係数はｌ＠１１類にしてもよい。

たとえは、第８図中に係数１〜係数ｌＯとして示されて
いるように、ＶＩ！４ｐ合うトラックで１８１の係数を
用いけば、量子化ビット数７、フィルタタップ数２０、
トラック数２０に対する係数の種類ｌＯとなり、従来例
の１／２の１．４００　ビットのメモリで済むことにな
る。

また、第８図に示されているように通常の走行系を用い
た時、特性劣化が現れるのは、テープ端からそれぞれ７
００μｍ程度以内に位置するトラックに対してである。

一方、テープ中央刺通の特性は一致している。したがっ
て、テープ両端のそれぞれから７００　ｐｆｒＬ入った
テープ中央に位置するトラ、りの係数を１種類とし、そ
の他のトラックは、そのトラ、りごとに係数を与えるよ
うにすれは、さらに若干のメモリ軽減が見込める。例え
は、第８図中の係数１／〜係数７′のようにすればよい
。

第９図に上記の方式を具体化した本発明の一実施例のブ
ロック図を示す。

図において、２９は、トラック制御カウンタである。ま
た、この符号以外の符号は第６図と同じ物又は同等物を
示す。

次に、本実施例の動作を説明する。入力＋ｇ号は、各ト
ラ、り毎に時系列にＡ／Ｄ変換器２２に入力したのち、
所定の演算が行なわれるのは、第６図に示した従来回路
と同様である。この時、遅延素子制御回路２７は、トラ
ック毎のタップデータ数が、たとえば２０ならば、２０
進カウンタでよく、各トラ、りのタップデータが入力す
るごとに１カウント計数すればよい。次に、トラック制
御カウンタ２９は、トラック数が２０ならは、２トラッ
ク分の演算が終了した時に１カウント進めるようにすれ
ば、使用する係数メモリ２４は従来の１／２で済む。

また、特性劣化の大きい端トラック付近は、１トラック
当り１カウント進め、特性はらつきの少ない中央付近ト
ラックの場合には、その代表的な係数が記録されている
係数メモリ２４のアドレスで、トラック制御カウンタ２
９を止めるようにすれば、さらに係数メモリ２４の容量
は小さくてすむ０ 次に、本発明の第２実施例を第１０図によシ説明する。

図において、３０は磁気テープ、３１は磁気ヘッ゛ド、
３２は前置増幅器、３３はマルチプレクサ、３４は等化
量、３５は波形識別器、３６はタップ係数制御回路、３
７はメモリ、３８はタイミング回路、および３９は出力
端子である。ただし、等花器３４の構成要素は第４図と
同様である。すなわち、タップ付遅延線、各タップに対
応する係数回路、および加算器から構成されている。

このような構成の本実施例において、磁気チーブ３０上
に記録された波形信号は、複数トラックから信号をピッ
クアップするマルチヘッド３１を経て、前置増幅器３２
によシ増幅される。各トラックの信号はマルチプレクサ
；Ｈ，、、３３により時分割され、順番に等花器３４に
伝送される。等花器３４で波形等化処理された信号は波
形識別器３５テ、ナイキスト波形との差分が検出され、
この差分が少なくなるようにタップ係数制御回路３６に
よシ等化量が制御される。こうして、最適な等化を受け
た波形は出力端子３９に出力される。

この際、上記の波形識別器３５ｆｉ、本発明によれば特
定のトラ、りの信号が伝送されたときのみ働く。タイミ
ング回路３８は、このタイミングを与えるものである。

特定のトラック信号のときの最適等化量を知ることで、
残シのトラックについては、その特定のトラックとの相
対値から各トラックの最適等化量を知ることができる。

メモリ３７は、各トラック間の相対関係の情報を記憶す
るためのものでアシ、タイミング回路３８によって、各
トラックに対応したメモリ値が出力される。

以上の動作を具体的に示したのが第１１図である。第１
１図は、マルチチャンネルの一例として３チヤンネルに
おける動作を示している。第１〜第３チヤンネルの伝送
波形αｌ　　ｂＴ　　Ｃは、第１ｃｈではＣ１ｃＬ２　
＊　　Ｑ、３　”””、第２ｃｈではｂｌｌ　ｂ２゜ｂ
３・・・・・・、第３ｃｈではＣ□、　　Ｃ２，Ｃ３・
・曲のように時分割され、同図の右半分に矢印で示した
ようＫ　７ａ　番でマルチグレッキシングされる。本発
明では、３ｃｈのうち第１ｅｈだけの特性に注目するの
で、例えば、α□、α２．α３・・・・・・のタイミン
グのときだけ等化量の算出を行ない、他のトラックのタ
イミングでは、第１ｃｈで算出された等化量との相対関
係をメモリ３７から読み取ることで、等化量を算出する
。

また、各チャンネル間の相対関係を記憶する方法として
ｉｉ、、次の２つの方法がおる。

１つ目の方法は第１２図に示したように、磁気テープ３
０の中央部分のトラックに対して、一般的にテープエツ
ジに近い方のトラックは、テープ・ヘッドタッチが悪く
、ｆ％の劣化量が大であり、従って等化量が端のトラッ
ク根太きくなる。このｆ特のバラつきは、テープ、走行
系、へ、ドが定まると基本的に定まるものでアシ、この
相関関係をあらかじめ把握しておけばよい。

また、２つ目の方法は、実装したヘッドの個々のほらつ
きに対応した等化量のちがいを記憶する方法である。こ
の方法は、ｍｌ）ランク目から順に、波形を職別するテ
スト期間を設け、各トラック毎の最適等化量を実装状態
で把握する。そして、その結果を記憶しておき、マルチ
プレクサ出力から送られる各トラ、りに対応した信号に
対し、それと対応した等化を施こすようにする０この実
施例によれは、メモリ３７には各トラック間の相対関係
の情報のみを記憶しておけばよく、また、タップ係数制
御回路３６は１トラツク分のデータを拾うメモリをもっ
ておれはよい０例えり゛、量子化ビット数７、必要フィ
ルタタップ数２０、トラック数２０、各トラックの相関
を表わすピント数を４ビツトとした場合、メモリ３７は
４ビツトＸタツプ数×（トラック数−１）すなわち、１
５２０ビ、トの８値をもりておればよい。また、タップ
係数制御回路３６の中のメモリは、１トラツクの量子化
と、ト数×必要フィルタタップ数、すなわち、１４０　
ビットの容量をもっておれはよ’Ａ　ｏ　Ｌ／　ｆｃ　
ｙ＞５って、合計１６６０ビツトのメモリ容量があれは
よい０従来装置においては、２８００ビツトの容尻が必
要であったので、本実施例によれは、メモリ８貸を約６
０％に減らすことができる。

また、本火施例によれば、等化量の算出を全トラックに
ついて行なう必要が・なくなるので、回路の動作速度の
制約がなくなると共に、回路の安定性が向上する。また
、トラック間はらつきに対する等化量もよυ正確に算出
することが可能となる。

（効　果） 以上、本発明によれに、乗数であるタップ重み係数を記
録しておくメモリ回路が従来回路に比べ、最低でも１／
２に減少することができるため、全回路規模の減少、低
コスト化に効果がある。

また、等化量の算出を全トラックについて行なう必要が
ないので、回路の動作速度および回路の安定性が向上す
る。

【図面の簡単な説明】 第１図はマルチトラ、りＰ　ＣＭレコーダの基本系統を
説明するためのブロック図、第２図は、符号量干渉説明
するための波形図、第３図は、イコライズカーブの一例
を示す特性図、第４図は、アナログ等止器の一例を示す
プロ、り図、第５図は、等死後のインパルス応答波形図
、第６図は、従来の自動等止器の一例を示すブロック図
、第７図に、本発明に使用するへ・ソ、ドの特性分布図
、第８図は、実際の使用状態におけるへ、ドの特性分布
図、第９図は、本発明の一実施例を示すブロック図、第
１０図は本発明の他の実施例のブロック図、第１１図は
第１０図の動作を説明するための波形図、第１２図は中
央のトラックとエツジに近いトラック等化量のほらつき
を示す図である。 １９・・・遅延素子、２０・・・乗算器、２１・・・加
算器、２２・・Ａ／Ｄ変換器、２３・・・遅延素子・シ
フトレジスタ、２４・・・係数メモリ、２５・・・乗算
器、２６・・・累算器、２７−・・遅延素子制御回路、
２８・・・出力レジスタ、２９・・・トラック制御カウ
ンタ、３０・・・磁気テープ、３１・・・磁気ヘッド、
３２・・・前は増幅器、３３・・・マルチプレクサ、３
４・・・等止器、３５・・・波形識別器、３６・・・タ
ップ係数制御回路、３７・・・メモリ、３８・・・タイ
ミング回路代理人　弁理士　　平　木　泊　人 第１図 第２図 （ｄ） 第３図 第４図 第５図 第６図 第７図 第８図 第９図 第１０図 第 第１２

Claims (3)

【特許請求の範囲】
1. （１）Ｎ本（但し、Ｎは２以上の整数）のトラックにデ
   ィジタルデータを分配して磁気デープ上に記録するマル
   チトラックディジタルレコーダのディジタル自動等化器
   において、Ａ／Ｄ変換器、該ルΦ変換器でディジタル化
   された信号が入力する遅延素子、該遅延素子の出力と係
   数とを乗算する乗算器、該乗算器の出力信号を累算する
   累算器、およびトラック数×フィルタタ、プ数×量子化
   ビット数のメモリ容量よシ小さな容量を有するメモリを
   具備し、該メモリに記憶された係数を前記乗算器に入力
   することによシ、波形等化全行なうようにしたことを特
   徴とするマルチトラックディジタルレコーダのディジタ
   ル自動等化器。
2. （２）前記メモリに、任意の数の隣り合うトラックに対
   しては、同じ係数を記憶するようにしたことを特徴とす
   る特許 ルチトラックディジタルレコーダのディジタル自動等化
   器０
3. （３）前記メモリに、各トラック間の相関関係と、前記
   Ｎより小さいトラック分のデータを舊己憶するようにし
   たことを特徴とする前記特許請求の範囲第１項記載のマ
   ルチトラックディジタルレコーダ゛のディジタル自動等
   化器０