JPS59160808A - マルチトラツクデイジタルレコ−ダのデイジタル自動等化器 - Google Patents
マルチトラツクデイジタルレコ−ダのデイジタル自動等化器Info
- Publication number
- JPS59160808A JPS59160808A JP3280583A JP3280583A JPS59160808A JP S59160808 A JPS59160808 A JP S59160808A JP 3280583 A JP3280583 A JP 3280583A JP 3280583 A JP3280583 A JP 3280583A JP S59160808 A JPS59160808 A JP S59160808A
- Authority
- JP
- Japan
- Prior art keywords
- tracks
- equalization
- waveform
- track
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(利用分野)
本発明は、マルチトラックPCMレコーダに係シ、特に
回路規模の減少に好適なマルチトラ,クディジタルレコ
ーダのディジタル自動等化器に関する。
回路規模の減少に好適なマルチトラ,クディジタルレコ
ーダのディジタル自動等化器に関する。
(従来技術)
最近のオーディオは、再生音質の飛躍的向上を1指して
伝送信号のディジタル化が進められている。テープレコ
ーダの分野については、既にVTRを利用したPCMレ
コーダが商品化され、現在は、よシ操作性に優れた固定
へ、ド方式のPCMレコーダの開発が行われている。
伝送信号のディジタル化が進められている。テープレコ
ーダの分野については、既にVTRを利用したPCMレ
コーダが商品化され、現在は、よシ操作性に優れた固定
へ、ド方式のPCMレコーダの開発が行われている。
PCMレコーダの場合、−1〜2Mピット/秒のディジ
タル信号を伝送゛しなければならず、これを7 t e
l / レコ−タと同程度のテープスピード、かつ固定
ヘッドで実現するためには、複数のトラックを設けて、
データをトラック分配する必要がある0 ゛ 第1図にマルチトラックPCMレコーダのブロック図を
示す。第1図において、1.1’はローパスフィルタ、
2.2′はサンプルホールド回路、3はマルチプレクサ
・A/D変換回路、4はメモリ、5はフレーム分配、ト
ラック分配回路、6は変調回路、7は記録アンプ、8は
記録へ、ド(以上は記録系)、9は磁気テープ、lOは
再生ヘッド、11は再生アンプ、12は復調回路、13
はフレーム再分配回路、14はメモリ、15は誤シ訂正
回路、16はマルチプレクサ・D/A変換回路、1?、
17’ハローパスフイルタ(以上栴生糸)、18はク
ロック生成回路である。
タル信号を伝送゛しなければならず、これを7 t e
l / レコ−タと同程度のテープスピード、かつ固定
ヘッドで実現するためには、複数のトラックを設けて、
データをトラック分配する必要がある0 ゛ 第1図にマルチトラックPCMレコーダのブロック図を
示す。第1図において、1.1’はローパスフィルタ、
2.2′はサンプルホールド回路、3はマルチプレクサ
・A/D変換回路、4はメモリ、5はフレーム分配、ト
ラック分配回路、6は変調回路、7は記録アンプ、8は
記録へ、ド(以上は記録系)、9は磁気テープ、lOは
再生ヘッド、11は再生アンプ、12は復調回路、13
はフレーム再分配回路、14はメモリ、15は誤シ訂正
回路、16はマルチプレクサ・D/A変換回路、1?、
17’ハローパスフイルタ(以上栴生糸)、18はク
ロック生成回路である。
入力信号は、ローパスフィルタ1.’1’、サンプルホ
ールド回路2.2’、マルチプレクサ・A/D変換回路
3を通してディジタル化される。次に、誤シ訂正のため
にパリティが付加され、メモリ4によってインターリー
グされた後、フレーム分配・トラック分配回路5によっ
てデータが複数トラックに分配される。その後、テープ
・ヘッド伝送特性にあうよう変調回路6で変調され、記
録アンプ7、記録ヘッド8を介して磁気テープ9に記録
される。
ールド回路2.2’、マルチプレクサ・A/D変換回路
3を通してディジタル化される。次に、誤シ訂正のため
にパリティが付加され、メモリ4によってインターリー
グされた後、フレーム分配・トラック分配回路5によっ
てデータが複数トラックに分配される。その後、テープ
・ヘッド伝送特性にあうよう変調回路6で変調され、記
録アンプ7、記録ヘッド8を介して磁気テープ9に記録
される。
再生は逆順序によって行われる。まず磁気テープ9よシ
再生ヘッド1o1再生アンプ!■によって信号がとり出
される。この時、テープ・ヘッド系で起こる波形歪勢は
イコライザで補償される。
再生ヘッド1o1再生アンプ!■によって信号がとり出
される。この時、テープ・ヘッド系で起こる波形歪勢は
イコライザで補償される。
その後、復調回路12で復調され、フレーム再分配回路
13、メモリ14によって元の時系列信号に戻される(
デマルチプレクサ)0次いで、訂正回路15によって誤
ルが訂正された後、マルチプレクサ・D/A変換回路1
6、ローパスフィルタIL、17’を介して、アナログ
信号が出力される。
13、メモリ14によって元の時系列信号に戻される(
デマルチプレクサ)0次いで、訂正回路15によって誤
ルが訂正された後、マルチプレクサ・D/A変換回路1
6、ローパスフィルタIL、17’を介して、アナログ
信号が出力される。
クロック生成回路18はマルチプレクサ3,16、メモ
リ4,14.7レ一ム分配回路5、およびフレーム再分
配回路13などの基準りp、りを発生する。
リ4,14.7レ一ム分配回路5、およびフレーム再分
配回路13などの基準りp、りを発生する。
このような構成を有する従来のマルチトラックPCMレ
コーダにおいて、一番問題となるのは、テープ・ヘッド
伝送特性である。記録トラック数は、薄膜ヘッドを採用
することによってかな多自由に選ぶことができるが、後
段の回路数も増すこととなる。このため、あまシ多くの
記録トラック数は期待できず、せいぜい20トラツクが
限度である。
コーダにおいて、一番問題となるのは、テープ・ヘッド
伝送特性である。記録トラック数は、薄膜ヘッドを採用
することによってかな多自由に選ぶことができるが、後
段の回路数も増すこととなる。このため、あまシ多くの
記録トラック数は期待できず、せいぜい20トラツクが
限度である。
そのため、たとえはMFMなどの変調方式を採用すれば
、■トラ、り癲シの最高記録周波数は50 kHz以上
となってしまう。周知のとおシ、テープ・ヘッド伝送に
おいては、記録周波数が高いほど各種損失が増し、再生
信号レベルの減衰量が大きくなる。ディジタル信号は無
限の周波数スペクトルから成シ立っているため、テープ
・ヘッド系伝送路を通過させると、ヘッドの微分特性と
この高域減衰を受け、再生信号パルス間で干渉しあうこ
とになる。
、■トラ、り癲シの最高記録周波数は50 kHz以上
となってしまう。周知のとおシ、テープ・ヘッド伝送に
おいては、記録周波数が高いほど各種損失が増し、再生
信号レベルの減衰量が大きくなる。ディジタル信号は無
限の周波数スペクトルから成シ立っているため、テープ
・ヘッド系伝送路を通過させると、ヘッドの微分特性と
この高域減衰を受け、再生信号パルス間で干渉しあうこ
とになる。
第2図は、符号量干渉の説明図である。
第2図(α)で示したようなディジタル信号も、理想的
なテープ・ヘッド系で再生すると、同図(b)のような
微分鼓形が得られる。しかし、実際のテープ・へ、ド系
では周波数特性が患いので、同図(c)に示すように各
微分波形がなまシ、結果的に同図(d)の再生信号とな
る。該(d)の波形のように符号間に干渉が発生すると
、もはや正しいデータは復調できない。
なテープ・ヘッド系で再生すると、同図(b)のような
微分鼓形が得られる。しかし、実際のテープ・へ、ド系
では周波数特性が患いので、同図(c)に示すように各
微分波形がなまシ、結果的に同図(d)の再生信号とな
る。該(d)の波形のように符号間に干渉が発生すると
、もはや正しいデータは復調できない。
そこで、イコライザをかけ、この符号量干渉をなくす操
作が行われる。このイコライザ・カーブには種々の方式
があるが、その−例として第3図に示した2乗余弦カー
ブがある。実際のテープ・ヘッド伝送特性にイコライザ
をかけ、この2乗余弦カーブに合わせれば符号量干渉を
なくすることができる。
作が行われる。このイコライザ・カーブには種々の方式
があるが、その−例として第3図に示した2乗余弦カー
ブがある。実際のテープ・ヘッド伝送特性にイコライザ
をかけ、この2乗余弦カーブに合わせれば符号量干渉を
なくすることができる。
第4図は、具体的なイコライザ回路の一実施例である。
第4図において、19は遅延素子、2oは乗算器、21
は加算器である。
は加算器である。
イコライザ回路は一般的に、再生微分出力のインパルス
応答の7−リエ変換によって設計される。
応答の7−リエ変換によって設計される。
第5図にフーリエ変換したインパルス倣形を示す。
第5図中に示した振幅値となるよう、第4図の乗算器2
0の係数α□〜α、を決めれば、第5図の波形が得られ
る。
0の係数α□〜α、を決めれば、第5図の波形が得られ
る。
マルチトラッ夛PCMレコーダへの適用を考えると、こ
のイコライザ回路は全トラックに必要な上、現在はアナ
ログで構成されているため、回路は大規模なものとなっ
ている。そこでディジタル回路に−し、さらに自動で調
整を行う自動等化器の開発が進められている。
のイコライザ回路は全トラックに必要な上、現在はアナ
ログで構成されているため、回路は大規模なものとなっ
ている。そこでディジタル回路に−し、さらに自動で調
整を行う自動等化器の開発が進められている。
第6図に従来の自動等化器の一実施例を示す。
第6図において、22はA/D変換器、23は遅延素子
・シフトレジスタ、24は係数メモリ、25は乗算器、
26は累算器、27は遅延素子制御回路、28は出力レ
ジスタである。
・シフトレジスタ、24は係数メモリ、25は乗算器、
26は累算器、27は遅延素子制御回路、28は出力レ
ジスタである。
自動等化器のディジタル化に関しては、ハードウェアの
簡単化と高速化を図らなければならない。
簡単化と高速化を図らなければならない。
特に乗算器25の簡単化が重要である。そのため、第6
囚においては、乗算器25を時分割で使用している0 人力信号はA/D変換器22によってディジタル(A号
に変換され、遅延素子・シフトレジスタ23に入力され
る。この後、トレーニングによってあらかじめ設定され
ていた各遅延素子・シフトレジスタ23のタップ係数が
係数メモリ24から読み出される。そしてこの係数と刈
延禦子・シフトレジスタ23の内容とが乗算器25でか
け合わされて、その結果が累算器26に送出される0次
に、遅延素子制御回路27によって遅延素子・シフトレ
ジスタ23のタップ重み、すなわち係数メモリ24の内
容が次のタップに切シ換えられる。
囚においては、乗算器25を時分割で使用している0 人力信号はA/D変換器22によってディジタル(A号
に変換され、遅延素子・シフトレジスタ23に入力され
る。この後、トレーニングによってあらかじめ設定され
ていた各遅延素子・シフトレジスタ23のタップ係数が
係数メモリ24から読み出される。そしてこの係数と刈
延禦子・シフトレジスタ23の内容とが乗算器25でか
け合わされて、その結果が累算器26に送出される0次
に、遅延素子制御回路27によって遅延素子・シフトレ
ジスタ23のタップ重み、すなわち係数メモリ24の内
容が次のタップに切シ換えられる。
この動作はタップ数だけ繰シ返され、累算器26の最終
結果は出力レジスタ28にラッチして“出力される。
結果は出力レジスタ28にラッチして“出力される。
しかし、この方式でマルチトラ、りPCMレコーダのイ
コライザを実現すると、係数メそり24として、量子化
ビット数×フィルタタップ数×トシック数で表わされる
メモリが必要となる。たとえば、量子化ビット数7、必
要フィルタタップ数20、トラック数20とすると、2
,800ピツトのメモリを必要とする。
コライザを実現すると、係数メそり24として、量子化
ビット数×フィルタタップ数×トシック数で表わされる
メモリが必要となる。たとえば、量子化ビット数7、必
要フィルタタップ数20、トラック数20とすると、2
,800ピツトのメモリを必要とする。
前述したように、ディジタル・イコライザの場合、ハー
ドウェアの簡単化は必須条件である。Kもかかわらず、
従来のディジタル自動等化器においては、係数メモリ2
4が大容量にならざるを得ないという欠点があった。
ドウェアの簡単化は必須条件である。Kもかかわらず、
従来のディジタル自動等化器においては、係数メモリ2
4が大容量にならざるを得ないという欠点があった。
(目 的)
本発明の目的は、従来技術の欠点をなくし、小容量メモ
リで複数トラック分の信号等化を可能Σするマルチトラ
ックディジタルレコーダのディジタル自動等化器を提供
することにある。
リで複数トラック分の信号等化を可能Σするマルチトラ
ックディジタルレコーダのディジタル自動等化器を提供
することにある。
(概 要)
本発明の特徴は、N本のトラックにデイジタルデータを
分配して磁気テープ上に記録するマルチトラックディジ
タルレコーダσ・ディジタル自動勢化器にお龜て、A/
D変換器、該A/D変換器で、ディジタル化された信号
が入力する遅延素子、該遅延素子の出方と係数とを乗算
する乗算器、該乗算器の出方信号を累算する累算器、お
よびトラック数×フィルタタップ数X量子化ビット数の
メモリ容量よシ小さな容量を有するメモリを具備し、該
メモリに記憶された葆数を前記乗算器に入力することに
よシ、波形等化を行なうようにした点にある。
分配して磁気テープ上に記録するマルチトラックディジ
タルレコーダσ・ディジタル自動勢化器にお龜て、A/
D変換器、該A/D変換器で、ディジタル化された信号
が入力する遅延素子、該遅延素子の出方と係数とを乗算
する乗算器、該乗算器の出方信号を累算する累算器、お
よびトラック数×フィルタタップ数X量子化ビット数の
メモリ容量よシ小さな容量を有するメモリを具備し、該
メモリに記憶された葆数を前記乗算器に入力することに
よシ、波形等化を行なうようにした点にある。
(実施例)
以下、本発明を実施例によって説明する。
第7図は、本発Elll使用するマルチトラックヘッド
のトラック間特性分布図である。本発明のように薄膜ヘ
ット家すれは、トラック間の特性ばらつきは、はとんど
なくなる。しかし、これはヘッド単体として特性評価し
た場合であシ、実際には、第8図に示されているとおシ
、端トラック付近での特性劣化が増す。これは、磁気テ
ープが片持はシの一種と考えられ、端付近のテープテン
ションが弱くなるためと、磁気テープ裁断の際、端付近
の磁性粉分布が破壊されやすいためである。
のトラック間特性分布図である。本発明のように薄膜ヘ
ット家すれは、トラック間の特性ばらつきは、はとんど
なくなる。しかし、これはヘッド単体として特性評価し
た場合であシ、実際には、第8図に示されているとおシ
、端トラック付近での特性劣化が増す。これは、磁気テ
ープが片持はシの一種と考えられ、端付近のテープテン
ションが弱くなるためと、磁気テープ裁断の際、端付近
の磁性粉分布が破壊されやすいためである。
ところで、第8図かられかるように、隣り合うトラック
の特性劣化は大きな差異がない。このため、@9合うト
ラックのイブ2イザ係数はl@11類にしてもよい。
の特性劣化は大きな差異がない。このため、@9合うト
ラックのイブ2イザ係数はl@11類にしてもよい。
たとえは、第8図中に係数1〜係数lOとして示されて
いるように、VI!4p合うトラックで181の係数を
用いけば、量子化ビット数7、フィルタタップ数20、
トラック数20に対する係数の種類lOとなり、従来例
の1/2の1.400 ビットのメモリで済むことにな
る。
いるように、VI!4p合うトラックで181の係数を
用いけば、量子化ビット数7、フィルタタップ数20、
トラック数20に対する係数の種類lOとなり、従来例
の1/2の1.400 ビットのメモリで済むことにな
る。
また、第8図に示されているように通常の走行系を用い
た時、特性劣化が現れるのは、テープ端からそれぞれ7
00μm程度以内に位置するトラックに対してである。
た時、特性劣化が現れるのは、テープ端からそれぞれ7
00μm程度以内に位置するトラックに対してである。
一方、テープ中央刺通の特性は一致している。したがっ
て、テープ両端のそれぞれから700 pfrL入った
テープ中央に位置するトラ、りの係数を1種類とし、そ
の他のトラックは、そのトラ、りごとに係数を与えるよ
うにすれは、さらに若干のメモリ軽減が見込める。例え
は、第8図中の係数1/〜係数7′のようにすればよい
。
て、テープ両端のそれぞれから700 pfrL入った
テープ中央に位置するトラ、りの係数を1種類とし、そ
の他のトラックは、そのトラ、りごとに係数を与えるよ
うにすれは、さらに若干のメモリ軽減が見込める。例え
は、第8図中の係数1/〜係数7′のようにすればよい
。
第9図に上記の方式を具体化した本発明の一実施例のブ
ロック図を示す。
ロック図を示す。
図において、29は、トラック制御カウンタである。ま
た、この符号以外の符号は第6図と同じ物又は同等物を
示す。
た、この符号以外の符号は第6図と同じ物又は同等物を
示す。
次に、本実施例の動作を説明する。入力+g号は、各ト
ラ、り毎に時系列にA/D変換器22に入力したのち、
所定の演算が行なわれるのは、第6図に示した従来回路
と同様である。この時、遅延素子制御回路27は、トラ
ック毎のタップデータ数が、たとえば20ならば、20
進カウンタでよく、各トラ、りのタップデータが入力す
るごとに1カウント計数すればよい。次に、トラック制
御カウンタ29は、トラック数が20ならは、2トラッ
ク分の演算が終了した時に1カウント進めるようにすれ
ば、使用する係数メモリ24は従来の1/2で済む。
ラ、り毎に時系列にA/D変換器22に入力したのち、
所定の演算が行なわれるのは、第6図に示した従来回路
と同様である。この時、遅延素子制御回路27は、トラ
ック毎のタップデータ数が、たとえば20ならば、20
進カウンタでよく、各トラ、りのタップデータが入力す
るごとに1カウント計数すればよい。次に、トラック制
御カウンタ29は、トラック数が20ならは、2トラッ
ク分の演算が終了した時に1カウント進めるようにすれ
ば、使用する係数メモリ24は従来の1/2で済む。
また、特性劣化の大きい端トラック付近は、1トラック
当り1カウント進め、特性はらつきの少ない中央付近ト
ラックの場合には、その代表的な係数が記録されている
係数メモリ24のアドレスで、トラック制御カウンタ2
9を止めるようにすれば、さらに係数メモリ24の容量
は小さくてすむ0 次に、本発明の第2実施例を第10図によシ説明する。
当り1カウント進め、特性はらつきの少ない中央付近ト
ラックの場合には、その代表的な係数が記録されている
係数メモリ24のアドレスで、トラック制御カウンタ2
9を止めるようにすれば、さらに係数メモリ24の容量
は小さくてすむ0 次に、本発明の第2実施例を第10図によシ説明する。
図において、30は磁気テープ、31は磁気ヘッ゛ド、
32は前置増幅器、33はマルチプレクサ、34は等化
量、35は波形識別器、36はタップ係数制御回路、3
7はメモリ、38はタイミング回路、および39は出力
端子である。ただし、等花器34の構成要素は第4図と
同様である。すなわち、タップ付遅延線、各タップに対
応する係数回路、および加算器から構成されている。
32は前置増幅器、33はマルチプレクサ、34は等化
量、35は波形識別器、36はタップ係数制御回路、3
7はメモリ、38はタイミング回路、および39は出力
端子である。ただし、等花器34の構成要素は第4図と
同様である。すなわち、タップ付遅延線、各タップに対
応する係数回路、および加算器から構成されている。
このような構成の本実施例において、磁気チーブ30上
に記録された波形信号は、複数トラックから信号をピッ
クアップするマルチヘッド31を経て、前置増幅器32
によシ増幅される。各トラックの信号はマルチプレクサ
;H,、、33により時分割され、順番に等花器34に
伝送される。等花器34で波形等化処理された信号は波
形識別器35テ、ナイキスト波形との差分が検出され、
この差分が少なくなるようにタップ係数制御回路36に
よシ等化量が制御される。こうして、最適な等化を受け
た波形は出力端子39に出力される。
に記録された波形信号は、複数トラックから信号をピッ
クアップするマルチヘッド31を経て、前置増幅器32
によシ増幅される。各トラックの信号はマルチプレクサ
;H,、、33により時分割され、順番に等花器34に
伝送される。等花器34で波形等化処理された信号は波
形識別器35テ、ナイキスト波形との差分が検出され、
この差分が少なくなるようにタップ係数制御回路36に
よシ等化量が制御される。こうして、最適な等化を受け
た波形は出力端子39に出力される。
この際、上記の波形識別器35fi、本発明によれば特
定のトラ、りの信号が伝送されたときのみ働く。タイミ
ング回路38は、このタイミングを与えるものである。
定のトラ、りの信号が伝送されたときのみ働く。タイミ
ング回路38は、このタイミングを与えるものである。
特定のトラック信号のときの最適等化量を知ることで、
残シのトラックについては、その特定のトラックとの相
対値から各トラックの最適等化量を知ることができる。
残シのトラックについては、その特定のトラックとの相
対値から各トラックの最適等化量を知ることができる。
メモリ37は、各トラック間の相対関係の情報を記憶す
るためのものでアシ、タイミング回路38によって、各
トラックに対応したメモリ値が出力される。
るためのものでアシ、タイミング回路38によって、各
トラックに対応したメモリ値が出力される。
以上の動作を具体的に示したのが第11図である。第1
1図は、マルチチャンネルの一例として3チヤンネルに
おける動作を示している。第1〜第3チヤンネルの伝送
波形αl bT Cは、第1chではC1cL2
* Q、3 ”””、第2chではbll b2゜b
3・・・・・・、第3chではC□、 C2,C3・
・曲のように時分割され、同図の右半分に矢印で示した
ようK 7a 番でマルチグレッキシングされる。本発
明では、3chのうち第1ehだけの特性に注目するの
で、例えば、α□、α2.α3・・・・・・のタイミン
グのときだけ等化量の算出を行ない、他のトラックのタ
イミングでは、第1chで算出された等化量との相対関
係をメモリ37から読み取ることで、等化量を算出する
。
1図は、マルチチャンネルの一例として3チヤンネルに
おける動作を示している。第1〜第3チヤンネルの伝送
波形αl bT Cは、第1chではC1cL2
* Q、3 ”””、第2chではbll b2゜b
3・・・・・・、第3chではC□、 C2,C3・
・曲のように時分割され、同図の右半分に矢印で示した
ようK 7a 番でマルチグレッキシングされる。本発
明では、3chのうち第1ehだけの特性に注目するの
で、例えば、α□、α2.α3・・・・・・のタイミン
グのときだけ等化量の算出を行ない、他のトラックのタ
イミングでは、第1chで算出された等化量との相対関
係をメモリ37から読み取ることで、等化量を算出する
。
また、各チャンネル間の相対関係を記憶する方法として
ii、、次の2つの方法がおる。
ii、、次の2つの方法がおる。
1つ目の方法は第12図に示したように、磁気テープ3
0の中央部分のトラックに対して、一般的にテープエツ
ジに近い方のトラックは、テープ・ヘッドタッチが悪く
、f%の劣化量が大であり、従って等化量が端のトラッ
ク根太きくなる。このf特のバラつきは、テープ、走行
系、へ、ドが定まると基本的に定まるものでアシ、この
相関関係をあらかじめ把握しておけばよい。
0の中央部分のトラックに対して、一般的にテープエツ
ジに近い方のトラックは、テープ・ヘッドタッチが悪く
、f%の劣化量が大であり、従って等化量が端のトラッ
ク根太きくなる。このf特のバラつきは、テープ、走行
系、へ、ドが定まると基本的に定まるものでアシ、この
相関関係をあらかじめ把握しておけばよい。
また、2つ目の方法は、実装したヘッドの個々のほらつ
きに対応した等化量のちがいを記憶する方法である。こ
の方法は、ml)ランク目から順に、波形を職別するテ
スト期間を設け、各トラック毎の最適等化量を実装状態
で把握する。そして、その結果を記憶しておき、マルチ
プレクサ出力から送られる各トラ、りに対応した信号に
対し、それと対応した等化を施こすようにする0この実
施例によれは、メモリ37には各トラック間の相対関係
の情報のみを記憶しておけばよく、また、タップ係数制
御回路36は1トラツク分のデータを拾うメモリをもっ
ておれはよい0例えり゛、量子化ビット数7、必要フィ
ルタタップ数20、トラック数20、各トラックの相関
を表わすピント数を4ビツトとした場合、メモリ37は
4ビツトXタツプ数×(トラック数−1)すなわち、1
520ビ、トの8値をもりておればよい。また、タップ
係数制御回路36の中のメモリは、1トラツクの量子化
と、ト数×必要フィルタタップ数、すなわち、140
ビットの容量をもっておれはよ’A o L/ fc
y>5って、合計1660ビツトのメモリ容量があれは
よい0従来装置においては、2800ビツトの容尻が必
要であったので、本実施例によれは、メモリ8貸を約6
0%に減らすことができる。
きに対応した等化量のちがいを記憶する方法である。こ
の方法は、ml)ランク目から順に、波形を職別するテ
スト期間を設け、各トラック毎の最適等化量を実装状態
で把握する。そして、その結果を記憶しておき、マルチ
プレクサ出力から送られる各トラ、りに対応した信号に
対し、それと対応した等化を施こすようにする0この実
施例によれは、メモリ37には各トラック間の相対関係
の情報のみを記憶しておけばよく、また、タップ係数制
御回路36は1トラツク分のデータを拾うメモリをもっ
ておれはよい0例えり゛、量子化ビット数7、必要フィ
ルタタップ数20、トラック数20、各トラックの相関
を表わすピント数を4ビツトとした場合、メモリ37は
4ビツトXタツプ数×(トラック数−1)すなわち、1
520ビ、トの8値をもりておればよい。また、タップ
係数制御回路36の中のメモリは、1トラツクの量子化
と、ト数×必要フィルタタップ数、すなわち、140
ビットの容量をもっておれはよ’A o L/ fc
y>5って、合計1660ビツトのメモリ容量があれは
よい0従来装置においては、2800ビツトの容尻が必
要であったので、本実施例によれは、メモリ8貸を約6
0%に減らすことができる。
また、本火施例によれば、等化量の算出を全トラックに
ついて行なう必要が・なくなるので、回路の動作速度の
制約がなくなると共に、回路の安定性が向上する。また
、トラック間はらつきに対する等化量もよυ正確に算出
することが可能となる。
ついて行なう必要が・なくなるので、回路の動作速度の
制約がなくなると共に、回路の安定性が向上する。また
、トラック間はらつきに対する等化量もよυ正確に算出
することが可能となる。
(効 果)
以上、本発明によれに、乗数であるタップ重み係数を記
録しておくメモリ回路が従来回路に比べ、最低でも1/
2に減少することができるため、全回路規模の減少、低
コスト化に効果がある。
録しておくメモリ回路が従来回路に比べ、最低でも1/
2に減少することができるため、全回路規模の減少、低
コスト化に効果がある。
また、等化量の算出を全トラックについて行なう必要が
ないので、回路の動作速度および回路の安定性が向上す
る。
ないので、回路の動作速度および回路の安定性が向上す
る。
【図面の簡単な説明】
第1図はマルチトラ、りP CMレコーダの基本系統を
説明するためのブロック図、第2図は、符号量干渉説明
するための波形図、第3図は、イコライズカーブの一例
を示す特性図、第4図は、アナログ等止器の一例を示す
プロ、り図、第5図は、等死後のインパルス応答波形図
、第6図は、従来の自動等止器の一例を示すブロック図
、第7図に、本発明に使用するへ・ソ、ドの特性分布図
、第8図は、実際の使用状態におけるへ、ドの特性分布
図、第9図は、本発明の一実施例を示すブロック図、第
10図は本発明の他の実施例のブロック図、第11図は
第10図の動作を説明するための波形図、第12図は中
央のトラックとエツジに近いトラック等化量のほらつき
を示す図である。 19・・・遅延素子、20・・・乗算器、21・・・加
算器、22・・A/D変換器、23・・・遅延素子・シ
フトレジスタ、24・・・係数メモリ、25・・・乗算
器、26・・・累算器、27−・・遅延素子制御回路、
28・・・出力レジスタ、29・・・トラック制御カウ
ンタ、30・・・磁気テープ、31・・・磁気ヘッド、
32・・・前は増幅器、33・・・マルチプレクサ、3
4・・・等止器、35・・・波形識別器、36・・・タ
ップ係数制御回路、37・・・メモリ、38・・・タイ
ミング回路代理人 弁理士 平 木 泊 人 第1図 第2図 (d) 第3図 第4図 第5図 第6図 第7図 第8図 第9図 第10図 第 第12
説明するためのブロック図、第2図は、符号量干渉説明
するための波形図、第3図は、イコライズカーブの一例
を示す特性図、第4図は、アナログ等止器の一例を示す
プロ、り図、第5図は、等死後のインパルス応答波形図
、第6図は、従来の自動等止器の一例を示すブロック図
、第7図に、本発明に使用するへ・ソ、ドの特性分布図
、第8図は、実際の使用状態におけるへ、ドの特性分布
図、第9図は、本発明の一実施例を示すブロック図、第
10図は本発明の他の実施例のブロック図、第11図は
第10図の動作を説明するための波形図、第12図は中
央のトラックとエツジに近いトラック等化量のほらつき
を示す図である。 19・・・遅延素子、20・・・乗算器、21・・・加
算器、22・・A/D変換器、23・・・遅延素子・シ
フトレジスタ、24・・・係数メモリ、25・・・乗算
器、26・・・累算器、27−・・遅延素子制御回路、
28・・・出力レジスタ、29・・・トラック制御カウ
ンタ、30・・・磁気テープ、31・・・磁気ヘッド、
32・・・前は増幅器、33・・・マルチプレクサ、3
4・・・等止器、35・・・波形識別器、36・・・タ
ップ係数制御回路、37・・・メモリ、38・・・タイ
ミング回路代理人 弁理士 平 木 泊 人 第1図 第2図 (d) 第3図 第4図 第5図 第6図 第7図 第8図 第9図 第10図 第 第12
Claims (3)
- (1)N本(但し、Nは2以上の整数)のトラックにデ
ィジタルデータを分配して磁気デープ上に記録するマル
チトラックディジタルレコーダのディジタル自動等化器
において、A/D変換器、該ルΦ変換器でディジタル化
された信号が入力する遅延素子、該遅延素子の出力と係
数とを乗算する乗算器、該乗算器の出力信号を累算する
累算器、およびトラック数×フィルタタ、プ数×量子化
ビット数のメモリ容量よシ小さな容量を有するメモリを
具備し、該メモリに記憶された係数を前記乗算器に入力
することによシ、波形等化全行なうようにしたことを特
徴とするマルチトラックディジタルレコーダのディジタ
ル自動等化器。 - (2)前記メモリに、任意の数の隣り合うトラックに対
しては、同じ係数を記憶するようにしたことを特徴とす
る特許 ルチトラックディジタルレコーダのディジタル自動等化
器0 - (3)前記メモリに、各トラック間の相関関係と、前記
Nより小さいトラック分のデータを舊己憶するようにし
たことを特徴とする前記特許請求の範囲第1項記載のマ
ルチトラックディジタルレコーダ゛のディジタル自動等
化器0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3280583A JPS59160808A (ja) | 1983-03-02 | 1983-03-02 | マルチトラツクデイジタルレコ−ダのデイジタル自動等化器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3280583A JPS59160808A (ja) | 1983-03-02 | 1983-03-02 | マルチトラツクデイジタルレコ−ダのデイジタル自動等化器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59160808A true JPS59160808A (ja) | 1984-09-11 |
Family
ID=12369048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3280583A Pending JPS59160808A (ja) | 1983-03-02 | 1983-03-02 | マルチトラツクデイジタルレコ−ダのデイジタル自動等化器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59160808A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6467764A (en) * | 1987-09-08 | 1989-03-14 | Hitachi Ltd | Waveform equalizing system and its device |
-
1983
- 1983-03-02 JP JP3280583A patent/JPS59160808A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6467764A (en) * | 1987-09-08 | 1989-03-14 | Hitachi Ltd | Waveform equalizing system and its device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Watkinson | Art of digital audio | |
TW476935B (en) | A processing device for digitally re-producing signal | |
JPS6240780B2 (ja) | ||
US5504633A (en) | Apparatus, having a variable equalizer, for reproducing a digital signal from a record carrier | |
US5432651A (en) | Data conversion device and recording/reproduction apparatus | |
JPH03293819A (ja) | デジタルデータ検出装置 | |
KR19990080652A (ko) | 비선형 신호 수신기 | |
JPH08504534A (ja) | 光学的記録システムにおけるディジタルイコライザ | |
TWI261229B (en) | Adaptive equalizer and adaptive equalizing method | |
JPH0563661A (ja) | デジタル伝送システム及び記録/再生装置並びにデジタル伝送システムに用いられる送信機及び受信機 | |
JPS5864608A (ja) | デイジタル信号記録再生方式 | |
JPS59160808A (ja) | マルチトラツクデイジタルレコ−ダのデイジタル自動等化器 | |
US6002730A (en) | Method for detecting data and device therefor of data storing unit | |
JP3025270B2 (ja) | 二進コード化データ信号の歪を低減する方法及び装置 | |
JP3331818B2 (ja) | ディジタル情報再生装置 | |
US4821298A (en) | Method and apparatus for reproducing digitized signals | |
JPS59160807A (ja) | デイジタル信号記録再生装置 | |
JPH0546033B2 (ja) | ||
JP2004039130A (ja) | 最尤復号方法及び最尤復号装置 | |
JP2780579B2 (ja) | 磁気記録再生装置 | |
JP2822388B2 (ja) | ディジタルフィルタ | |
JP3231406B2 (ja) | 信号処理装置 | |
JPH069340B2 (ja) | デ−タ識別装置 | |
JPH0562104A (ja) | 等化回路 | |
JPH0469864A (ja) | 自動波形等化回路 |