JPS5915535B2 - 周波数補正装置 - Google Patents

Description

【発明の詳細な説明】 本発明は周波数の補正装置に関するものである。

水晶発振器などの出力周波数を高精度に補正する手段と
して従来様々の技術が存在するが、その一例としてフェ
ーズロックによる補正手段がある。

この原理は、基準の発振器の出力周波数を所定の周波数
に変換し、この変換後の周波数と被補正発振器の出力周
波数との差の出力によって被補正発振器を制御するもの
である。

これは高精度の周波数補正としてしばしば利用されるが
、その補正範囲がかなり限られているために、高精度か
つ任意に周波数補正を要するものには不適当であった。

そこで本発明は補正すべき周波数の目標値より高い周波
数を発生するように周波数発生器を設定し、この出力か
ら所定周期ごとにパルスを除去して目標値に補正する周
波数補正装置を提供するものである。

以下図面に基いて本発明の一実施例を説明する。

第１図において、１は水晶発振器からなるパルス発生器
であり、この出力周波数の変動範囲は補正目標値より高
めに設定しである。

２は制御回路であり、パルス発生器１の出力から所定の
パルスを除去し目標周波数に補正する。

３は分周器であり、制御回路２の出力周波数を低降し、
負荷４を駆動する。

本発明が指針表示の電子時計に適用されるなら、負荷４
は指針駆動用のモータ等から構成される。

５はパルス発生器１の出力周波数と目標周波数との差の
周波数を出力する演算回路である。

６は演算回路５の出力周波数に応じてあらかじめ設定し
たデジタルデータに変換する変換回路である。

７は変換回路６の出力を記憶するレジスタである。

８は制御回路２で除去すべきパルスを指定する判断回路
である。

第２図は制御回路２の一例を示したものである。

９，１０は遅延型フリップフロップ回路、１１，１２は
ゲート回路である。

第３図は判断回路８の一例を示したものである。

１３〜１８はゲート回路、１９〜２３は遅延型フリップ
フロップ回路である。

次に動作について説明する。

制御回路２の出力に発生させるべき補正目標周波数をｆ
。

Ｈｚとし、パルス発生器１の出力周波数をｆ。

十△ｆＨｚとすると、所定周期内に発生するパルス数の
みについてみた場合、上記出力周波数からＺ７秒ごとに
１パルスを除去すれば、補正目標周波数に等しくなる。

これを具体的数値で示せば、目標周波数ｆｏ＝４１９４
３０４Ｈｚとし、出力周波数ｆ。

十△ｆ＝４１９４３１６Ｈｚ としたとき、△ｆ−１２
Ｈｚであるから、パルス発生器１の出力パルスから１、
秒ごとに１パルスを除去すればよいことになる。

この具体例に基いて以下の動作を説明する。

第１図において、演算回路５の出力には、周波数へｆ
＝ １２ Ｈｚを発生する。

これは変換回路６でこの周波数に対応して設定したデジ
タルデータに変換される。

そこで、いま１２Ｈｚの周波数に対応して設定したビッ
トを（０１１００）とする。

このデータはレジスターに記憶され、各端子Ｐ１〜Ｐ５
に（０１１００）を生じ、ゲート回路１４．１５を開く
。

一方分局器３の端子Ｄ１〜Ｄ４には、第４図に示すよう
に、３２Ｈｚ、１６Ｈｚ、８Ｈｚ、４Ｈｚのパルスが発
生している。

したがって第４図Ｄ３．Ｄ４のパルスはそれぞれゲート
回路１４．１５を通過し、ノリツブフロップ回路２０゜
２１０クロック人力となる。

各ノリツブフロッグ回路の９人力には第４図Ｄ１ のパ
ルスが供給されており、第４図Ｄ３．Ｄ４のパルスの立
上り時の直前は９人力が１″であるため、出力Ｑは′１
“′に反転する。

そして第４図Ｄ１のパルスの立上りによってフリップフ
ロップ回路２０，２１はリセットされるため、出力Ｑは
Ｒ０”に反転する。

したがってゲート回路１８の出力には、第４図Ｄ７のパ
ルスを生じ第２図に示す制御回路２の端子すに供給され
る。

第４図Ｄ７０レベルに１が第２図のノリツブフロッグ回
路９の９人力に供給されると、第２図の端子ａに印加さ
れている第５図Ａのレベルａ１によって出力Ｑｔに第５
図Ｑｔ のレベル１１が発生し、出力弔にはその反転し
た出力を生じる。

したがってゲート回路１１の出力には第５図Ｅのレベル
ｎ１ となりこの期間ゲート回路１２が閉じられる。

そのためパルスａ１ はゲート回路１２を通過せず、第
５図Ａからレベルに１ を除いた第５図Ｃのパルスとな
る。

以下同様にして第４図Ｄ１ のパルスに２．に３の発生
に伴い、第４図Ｄ７、第５図Ｑｔ 、Ｑ２およびＥの各
レベルａ２． ａ３ 、１２．１３ ｔ Ｒ２、Ｒ３お
よびＲ２、Ｒ３が生じ、その結果第５図Ｃの時間Ｔの期
間内において３パルスが除去されることになる。

時間Ｔは十秒に相当し、１秒当り１２パルスが除去され
たことになり、△ｆ ＝ １２ Ｈｚは補正されて目標
周波数ｆ。

−４１９４３０４Ｈｚに等しくなる。

本例では１２Ｈｚの周波数に対応するデジタルデータ、
すなわちレジスタ７のビット出力（０１１００）につい
て示したが、他の周波数ｆＨｚ におけるビット出力は
、分周器３０周波数出力を用いて１／ｆ秒ごとに１パル
スが除去されるように設定されるものである。

たとえば、△ｆ−８，９，１０，１１Ｈｚの各場合にお
けるビット出力は（ｏｉｏｏｏ）、（０１００１）、（
０１０１０）、（０１０１１）などである。

第６図は判断回路８の他の例を示したのである。

２４〜２９はゲート回路、３０は微分回路、３１はフリ
ップフロップ回路、３２はインバータである。

なお第１図と同一符号は同一部分を示す。本例において
は△ｆ ＝ ８ Ｈｚの場合の周波数補正について説明
する。

分周器３の各端子Ｓ。、Ｓｌ。Ｓ２．Ｓ３．Ｓ４からは
１６Ｈｚ、８Ｈｚ、４Ｈｚ、２ＨｚおよびＩＨｚのパル
スが発生しており、また周波数８Ｈｚに対応して設定し
たビットは（００１０）、したがってレジスタの端子Ｒ
１ＪＲ２およびＲ４が＠ Ｏｊｌ、端子Ｒ３が”１″に
保持される。

ゲート回路２４〜２７はエクストル−シブオア機能を有
するので、ゲート回路２４．２５の出力には、第７図８
１．Ｓ２のパルスが生じ、ゲート回路２６，２７の出力
にはＳ３．Ｓ４のパルスの反転パルスが生じる。

フリップフロップ回路３１はＳ４のパルスの微分出力に
よってセットされているため、ゲート回路２９０出力Ｕ
に第７図Ｕのパルスが生じる。

このパルスによってフリップフロップ回路３１はリセッ
トされ、出力Ｑ３に第７図Ｑ３のパルスを生じ、レベル
ｑ。

でゲート回路２８が開かれ、第７図Ｂのパルスが生じる
。

第８図Ａは第１図示のパルス発生器１の出力パルスであ
り、同図Ｂは第７図ＢのパルスＰ１ を、時間軸を拡大
して示したものである。

そこで第２図の側脚回路２の端子すにパルスＰ１が供給
されると、フリップフロップ回路９の出力Ｑ１ に第８
図Ｑ１のレベルｑ１ が生じ、フリップフロップ回路１
０の出力Ｑ２に第８図４２のレベルｑ２を生じる。

したがってゲート回路１１の出力ｅに第８図Ｅのレベル
ｅ。

が生じるため、この間にゲート回路１２に到来する第８
図Ａのパルスａ。

は通過を阻止され、結果として１パルスが除去された同
図Ｃのパルスが生じる。

以下第７図ＢのパルスＰ２〜Ｐ４に対応してパルスが除
去されるため、合計４パルスが除去されることになる。

第７図Ｕに示す時間Ｔは十秒に相当するので、１秒指り
８パルスが除去されたことになり、−８Ｈｚだけ補正さ
れたことになる。

第９図は判断回路８のさらに他の例を示す。

３３〜３９はゲート回路、４０は微分回路、４１はフリ
ップフロップ回路、４２はインバータ、４３は微分回路
であり、また第１図と同一符号は同一部分を示す。

本例においては、△ｆ＝１６Ｈｚの場合について説明す
る。

第９図において分周器３の各端子ｖ１〜ｖ７には、それ
ぞれ１２８ Ｈｚ 、 ６４ Ｈｚ。

３２Ｈｚ、１６Ｈｚ、８Ｈｚ１４Ｈｚ、２Ｈｚの各周波
数出力を生じている。

また本例における△ｆ＝ １６ Ｈｚに対応する設定ビ
ットは（０００１００）である。

したがってレジスタ７の端子Ｗ□〜ｗ３および端子Ｗ５
、 ｗ６ ＋ま０″、端子ｗｄま１″に保持される。

したがってゲート回路３５には、端子ｖ５の出力の反転
パルスが生じ、ゲート回路３３゜３４お′よび３６〜３
８の出力に端子Ｖ７ 、 ｖ６およびｖ４〜ｖ２の出力
パルスが生じる。

そこでゲート回路３９０入力が第１０図に示すように時
間ｔ□において共にＯｙｔとなると、ゲート回路３９の
出力は”１″となり、微分回路４０を介してフリップフ
ロップ回路４１をセットする。

その後時間ｔ２において、第１０図のｖｌのパルスによ
ってフリップフロップ回路４１はリセットされる。

したがって端子すに第１０図ｖ１ のパルス幅に相当す
る同図ｖ８の負のパルスを生じ、その立上りで分周器３
をリセットし、出力を０″に保持する。

そして再び時間ｔ３においてゲート回路３９の全人力が
０″になると、前述したと同様にして第１０図のｖ８の
２番目のパルスを生じる。

第１０図■８の各パルスは第２図の回路によってパルス
発生器１の出力パルスから１パルスずつ除去するが、こ
の動作は先の例で説明したと同様であるので省略する。

以上詳述したように本発明は、補正すべき周波数出力と
補正目標周波数との差の周波数値に応じて周波数出力か
ら所定のパルスを除去するようにしたので、簡単な回路
構成であり、また広範囲の上記差の周波数値に対応して
パルスの除去命令をあらかじめ設定しておくだけで広範
囲にわたる周波数の補正ができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロックダイヤグラム、第
２図はそのブロックの具体的論理回路図、第３図は第１
図の他のブロックの具体的論理回路図、第４図および５
図は第３図の論理回路図を第１図のブロックに適用した
場合の動作説明図、第６図は上記他のブロックの別の具
体的論理回路、第７および８図は第１図のブロックに第
６図の論理回路を適用した場合の動作説明図、第９図は
上記他のブロックの更に別の論理回路図、第１０図は第
９図を第１図に適用した場合の動作説明図である。 １・・・・・・パルス発生器、２・・・・・・制御回路
、３・・・・・・分周器、５・・・・・・演算回路、６
・・・・・・記憶回路、７・・・・・・レジスタ。

Claims (1)

【特許請求の範囲】
1. １ 補正目標周波数より高い周波数のパルス出力を発生
   するパルス発生器と、上記パルス出力の周波数と補正目
   標周波数との差の周波数出力を発生する第１の手段と、
   第１の手段の周波数出力をデジタルデータに変換する変
   換回路と、変換回路の出力を記憶するレジスタと、分局
   器と、分周器からの出力パルスを受はレジスタの出力デ
   ータに応答してパルス発生器のパルス出力から除去すべ
   きパルスを指定する判断回路と、判断回路の出力に応答
   してパルス発生器のパルス出力から指定したパルスを除
   去するとともに分周器に出力を供給する制御回路とから
   なる周波数補正装置。