JPS5922193B2 - 時計の時刻合せ装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、簡単なスイッチ操作等により、効果的に時
刻表示単位それぞれの表示を調節する電子式時計の時刻
合せ装置に関する。

電子式の時計にあっては、安定した発振動作の行なわれ
る発振器からのクロック信号を、計数回路で計数するこ
とによって、「時」 「分」「秒」各単位の計時信号を
得るようにする。

そして、この計時信号を上記各時刻表示単位毎のディジ
タル状の表示部に結合し、時刻表示動作を行なうもので
ある。

すなわち、このような電子式の時計の場合、計時信号を
発生する計数回路の計数値と、表示部で表示される時刻
とは常に一致する状態にあるものであり、時刻合せをす
る場合には計時信号を発生する計数回路の計数値を訂正
するようにしなければならない。

しかし、このような計時計数回路は、通常表示部の時刻
表示単位毎に独立する複数の計数回路からなり、この計
数回路は順次キャリー信号で計数歩進される構成となっ
ている。

例えばクロック信号として１秒間に１パルスの信号を得
、この１秒１パルスのクロック信号でまず秒単位の計時
信号を得る秒計数回路を駆動する。

そして、この秒計数回路から６０秒すなわち１分毎にキ
ャリー信号を得るようにして分計数回路を計数歩進し、
この分計数回路の６０分毎のキャリー信号で時計数回路
を計数歩進するように設定するものである。

すなわち、複数の計数回路が多段にして構成されるよう
になるもので、その各計数回路のそれぞれ計数値を任意
目的とする計数値に設定する時刻合せには、非常に多く
の速送りクロック信号を結合しなければならず、敏速な
時刻合せ操作が行ない難い。

この発明は上記のような点に鑑みなされたもので、簡単
なスイッチ操作等により各表示単位毎の計数回路それぞ
れが、速やかに且つ確実に独立して計数値補正作業が行
ない得、敏束且つ確実に時刻合せ作業が行われるように
する時計の時刻合せ装置を提供しようとするものである
。

以下図面を参照してこの発明の一実施例を説明する。

第１図はその構成を示したもので、この実施例では表示
単位が「時」 「１０分」 「分」「１０秒」に設定さ
れる場合について示している。

図において１１は計時計数回路であり、この計数回路１
１は「１０秒」「分」「１０分」「時」の各表示単位毎
の単位計数桁１２ａ 、１２ｂ 、１２ｃ 。

１２ｄを順次多段にし直列的に構成してなる。

すなわち、「１０秒Ｊの単位計数桁１２ａは１０秒毎に
得られるパルスで計数歩進される６進の計数回路で構成
し、６０秒すなわち１分毎にキャリー信号を得る。

そして、この１分毎のキャリー信号でｉｏ進で構成され
る「分」の単位計数桁１２ｂを計数歩進し、この単位計
数桁１２ｂの１０分毎のキャリー信号で６進のｌ’−１
０分Ｊの単位計数桁１２ｃを計数し、さらにこの単位計
数桁１２ｃの１時間毎に得られるキャリー信号で１２進
のＵ時Ｊ単位計数桁１２ｄを計数歩進するものである。

そして、この単位計数桁１２２〜１２ｄを直列状にした
計時計数回路１１は、加算回路１３を介してダイナミッ
クにシフト循環されるもので、桁パルスに１〜に４にそ
れぞれ対応して単位計数桁１２ａ〜１２ｄが加算回路１
３部に導かれるようになる。

すなわち、計時計数回路１１からは、桁パルスに１〜に
４にそれぞれ対応して単位計数桁１２ａ〜１２ａの計数
値がそれぞれ取り出され、加算回路１３を介してシフト
循環されると共に、表示部１４に導かれ、時刻を表示す
るようになる。

このような計時計数回路１１の初段の単位計数桁１２ａ
を計数歩進する１０秒毎に１パルスの計数信号は、発振
器１５からの基本クロックパルスの結合されるタイミン
グパルス発生器１６から得るもので、このｌ Ｐ ／
ｌ ０ｓｅｃのパルス信号はオア回路１７を介して加算
回路１３に結合される。

この場合、このＩＰ／１Ｏｓｅｃのパルスは、「秒Ｊの
単位計数桁１２ａの出力に同期するように桁パルスに１
に同期し、またこの計数桁の最小位部に同期するように
パルスＪ１に同期して発生し、ｌＯ秒単位毎にｒｌＪを
加算する。

そして、この単位計数桁１２ａからキャリー信号が得ら
れる状態で、加算回路１３に設けたキャリーコントロー
ル回路１８に信号を送り、次の単位計数桁１２ｃを１つ
歩進するようにに２のＪｌのタイミングでパルスを発生
するものである。

すなわち、加算回路１３部にタイミングパルスに１．Ｊ
ｌに同期してＩＰ／１０ｓｅｃのパルスを結合すること
により、計時計数回路１１で計時動作が行なわれ、表示
部１４で表示動作が行なわれるようになるものである。

このような計時表示部に対して、時刻訂正用の第１およ
び第２スイッチＳ１．Ｓ２が設けられスイッチＳ１の投
入により信号がアンド回路１９に結合され、さらにオア
回路２０を介して同期制御回路２１に信号が送られる。

この同期制御回路２１はタイミングパルス発生器１６か
らの信号により制御され、計時計数回路の１循する間前
記アンド回路１９にゲート信号を与えるものである。

また、第２のスイッチＳ２もその投入時にアンド回路２
２およびオア回路２０を介して同期制御回路２１に信号
を与え、この回路２１でアンド回路２２に信号を与える
もので、スイッチＳ１．Ｓ２共にその投入により同期を
とってアンド回路１９゜２２から出力信号を得るように
される。

そして、アンド回路１９の出力端はアンド回路２３に結
合すると共に、インバータ２４を介してアンド回路２５
に接続する。

また、アンド回路２２の出力端はアンド回路２６および
インバータ２７を介してアンド回路２５に接続するもの
で、上記アンド回路２３．２５．２６の出力はオア回路
２８で一括する。

さらに、アンド回路２６にはタイミングパルスに４を供
給し、このパルスに４の入力端はインバータ２９を介し
てアンド回路２３に接続する。

上記オア回路２８の出力信号は、前記単位計数桁１２２
〜１２ｄにそれぞれ対応する４桁で構成した補助計数回
路３０に供給される。

この計数回路３０は、例えばパルスに１〜に４に同期し
、計時計数回路１１のシフト−循に同期してシフト駆動
されるシフトレジスタで構成され、その最終桁出力はア
ンド回路２５に結合してシフト循環回路を構成するよう
にすると共に、その１桁前からの出力をアンド回路２３
に結合法桁上はシフトを行ない得るようにしてなる。

このような補助計数回路３０からの出力信号は、アンド
回路３１．３２に供給されるもので、アンド回路３１に
は、タイミングパルス発生器１６からのＪｌのタイミン
グで発生するｌ Ｐ／ｓｅｃのパルス信号を結合し、そ
の出力をオア回路１７に供給する。

またアンド回路３２には、タイミング桁パルスに１を結
合し、その出力信号はに１クリヤ一信号として加算回路
１３に供給しまた補正信号としてパルス発生器１６に供
給する。

上記に１クリヤ一信号は、さらに前記アンド回路１９の
出力信号と共にアンド回路３３に供給し、このアンド回
路３３は前記アンド回路２２出力でセットされるフリッ
プフロップ回路３４にリセット信号を与える。

そして、このフリップフロップ回路３４は前記キャリー
コントロール回路１８にキャリー停止指令をそのセット
時に与えるものである。

すなわち、上記のように構成される装置においては、前
述したように計時動作が行なわれ、表示部１４で時刻が
表示されているものであるが、この状態でスイッチＳ２
を投入すると、同期制御回路２１の作用により第２図Ａ
で示すようにに１〜に４の１ワードタイムの間アンド回
路２２から出力信号が得られ、アンド回路２６を介して
桁パルスに４を補助計数回路３０に結合する。

すなわち、この計数回路３０ては第２図にＢて示すよう
にパルスに４のタイミングで出力を取り出すもので、「
時」の単位計数桁１２ｄが出力として取り出される時に
アンド回路３１にゲートを開き、ＩＰ／ｓｅｃのパルス
信号を加算回路１３に結合する。

そして、計時計数回路１１の計時」の単位表示桁１２ｄ
を１秒毎に連続的に計数歩進する。

この場合、アンド回路２２の出力でフリップフロップ回
路３４がセットされるため、キャリーコントロール回路
１８の作用は停止されている。

すなわち、上記のようにスイッチＳ２が投入されると、
計時計数回路１１の計時動作が停止され、この計数回路
１１の「時」の単位計数桁１２ｄのみが１秒毎に計数歩
進され、この状態が表示部１４で表示される。

そして、時刻合せしようとする時刻に「時」の表示単位
が一致したところで、スイッチＳ１を操作する。

このスイッチＳ１を操作すると同期制御回路２１の作用
によりアンド回路１９から第２図のＤに示すような信号
が発せられ、このアンド回路１９の出力信号はアンド回
路２５のゲートを閉じて補助計数回路３０の正常のシフ
ト循環回路を断ち、アンド回路２３のゲートを開いて計
数回路３０の速まわり循環回路を形成する。

すなわち、補助計数回路３０の桁に４に記憶されていた
信号を、桁に３に桁上げシフトするもので、アンド回路
１９からの出力は補助計数回路３０のシフト指令信号と
なる。

したがって、第２図のＣに示すように補助計数回路３０
からは、桁に４に替り、同図りのシフト信号を得た後は
桁に３から得られるようになり、前記単位計数桁１２ｄ
の歩進は停止され、桁パルヌに３に対応する「１０分」
の単位計数桁１２ｃにパルス発生器１６からのＩ Ｐ、
々Ｃのパルスが加算回路１３で加算するようになる。

すなわち、「１０分」の単位が連続的に歩進されるもの
で、この歩進は次にスイッチＳ１が操作されるまで継続
する。

そして、次にスイッチＳ１が操作されると、アンド回路
１９から前記さ同様にシフト指令信号が得られ、補助計
数回路３０からはパルスに２に対応して出力を得、「分
」の単位計数桁１２ｂをＩＰ／ｓｅｃのパルスで歩進す
る。

そしてさらにスイッチＳ１ を操作するさ、第２図のＥ
に示すように補助計数回路３０の出力が桁パルスに２に
発生する状態が、同図Ｆのようなシフト指令に伴なって
桁パルスに１で出力を得るようになる。

このように、補助計数回路３０からパルスに１に対応し
て出力信号が得られると、パルスに１の結合されるアン
ド回路３２から出力信号が得られるようになり、加算回
路１３にクリヤー信号を与え、「秒」の単位計数桁１２
ａをクリヤーする。

すなわち、「１０秒」の単位は零に設定されるものであ
り、又、アンド回路３２からの出力は、タイミングパル
ス発生器１６に与え１０秒以下の単位を補正する。

このような状態でさらにスイッチＳ１を操作すると、第
２図のＧ、Ｈに示すように補助計数回路３０からの出力
の立ち上りさ同時にアンド回路１９からのシフト指令信
号が立ち上る。

すなわち、補助計数回路３０の出力側最終桁部に記憶信
号がある時にアンド回路２５のゲートが閉じられるため
、このスイッチＳ、の操作と共に補助計数回路３０はク
リヤーされ、アンド回路３１に与えるゲート信号が断た
れ、ＩＰ／ｓｅｃのパルスによる加算回路１３への加算
操作は停止される。

同時に、アンド回路３２の出力もなくなり、加算回路１
３にはタイミングパルス発生器１６からのＩＰ／１０ｓ
ｅｃのパルスが結合される。

また上記アンド回路１９からのシフト指令信号は、アン
ド回路３２からの最後の信号と共にアンド回路３３に与
えられ、フリップフロップ回路３４をリセットして、キ
ャリーコントロール回路１８を正常に動作させるように
し、さらにタイミングパルス発生器へのアンド回路３２
からの信号がなくなることによりＩＦ７ ｌ ０ｓｅｃ
の計数を開始し、計時計数回路１１において通常の計時
動作が行なわれるようになるものである。

すなわち、上記のように構成される時計にあっては、最
初にスィッチＳ２を操作することにより時刻表示桁の最
上位桁が連続的に歩進され、以後スイッチＳ１を操作す
る毎に１桁づつ表示桁を下げて指定し、連続的に歩進さ
れるようになる。

したがって、スィッチＳ２操作の後のスイッチＳ１の操
作により、時刻表示桁を順次任意合わせたい数値に補正
して時間合わせを行ない得るもので、最後は適宜時報等
に合わせてスイッチＳ１を操作することにより計時動作
を再開させ得るものである。

以上のようにこの発明によれば、電子式の時計の時刻合
せを、計時部を含めて簡単なスイッチ操作により行ない
得るものであり、特にその表示桁単位毎に時刻合せを行
なえるので、非常に効果的である。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る時計の時刻合せ装置
を説明する構成図、第２図は上記実施例の作用を説明す
る波形図である。 １１・・・・・・計時計数回路、１２ａ〜１２ｄ・・・
・・・単位計数桁、１３・・・・・・加算回路、１４・
・・・・・表示部、１６・・・・・・タイミングパルス
発生器、３０・・・・・・補助計数回路、Ｓｌ・・・・
・・第１のスイッチ、Ｓ２・・・・・・第２のスイッチ
。

Claims (1)

【特許請求の範囲】
1. １ 複数の時刻単位記憶部を有しこの複数の時刻単位記
   憶部の内容が夫々異なったタイミングパルス信号に同期
   して出力される計時記憶部と、この計時記憶部から出力
   される時刻単位記憶部の内容を表示する表示部と、前記
   時刻単位記憶部の内容夫々が前記具なったタイミングパ
   ルス信号に同期して順次入力されると共に最小時刻単位
   記障部の内容を所定周期で加算する加算回路と、前記複
   数の時刻単位記憶部を所定順序で択一的に指定し指定さ
   れた時刻単位記憶部が前記加算回路に送られるタイミン
   グに同期したタイミング信号を出力する時刻単位記憶部
   指定手段と、この時刻単位記憶部指定手段から発生され
   ているタイミンク信号に同期して歩進パルスを前記加算
   回路に供給し指定された時刻単位記憶部の内容を歩進さ
   せる歩進パルス供給手段と、前記時刻単位記憶部指定手
   段によって所定順序で指定される前記複数の時刻単位記
   憶部のうちの最初の時刻単位記憶部の指定を行なわせる
   ために操作される第１の操作スイッチと、この第１の操
   作スイッチの操作によって前記時刻単位記憶部指定手段
   が最初の時刻単位記憶部を指定した後操作され前記複数
   の時刻単位記憶部のうちの残りの時刻単位記憶部を順次
   択一的に指定する第２の操作スイッチとを具備したこと
   を特徴とする時計の時刻合せ装置。