JPS59154556A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPS59154556A JPS59154556A JP58029750A JP2975083A JPS59154556A JP S59154556 A JPS59154556 A JP S59154556A JP 58029750 A JP58029750 A JP 58029750A JP 2975083 A JP2975083 A JP 2975083A JP S59154556 A JPS59154556 A JP S59154556A
- Authority
- JP
- Japan
- Prior art keywords
- data
- instruction
- register
- mask
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、情報処理装置、特に、プログラムデバグ機能
を強化しt情報処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to an information processing apparatus, and particularly to an information processing apparatus with enhanced program debugging functions.
従来の情報処理装置は、プログラムデバグ脚能を実行す
る場合、特定命令の実行直前で、その命令をデバグルー
チへの分岐命令等にptさ替える操作を頻繁に行なって
いた。When executing a program debugging function, a conventional information processing apparatus frequently performs an operation of changing a specific instruction to a branch instruction to a debug group immediately before executing the instruction.
しかし、これらのプログラムデバグ機能を便用するとき
は、次の様な操作が必要であった。However, when using these program debugging functions, the following operations were required.
1、 プログラムリストラ見ながら、特定命令アドレス
全相対アドレスから絶対アドレスに人手で変換する。1. Manually convert all relative addresses of specific instruction addresses to absolute addresses while checking the program restructuring.
2、特定命令?分岐命令等にIs替える。2.Specific command? Replace Is with a branch instruction, etc.
3、 プログラム上に存在−rる特定命令の数だけ1、
2全くり返丁。3. 1 for the number of specific instructions that exist on the program,
2 Complete return.
4 プログラムがオーバレイ購造となっている場合は、
再ロード後に再度2,3金くり返す。4 If the program is for overlay purchasing,
After reloading, repeat 2 or 3 gold again.
従って1従来の情報処理装置におけるグロダラムラバグ
1幾fi目では前述のような煩わしい操作が必′〃であ
るため1プログラムデバグ金容易に効率よく行なう0と
が困難であるという欠点があった・〔発明の目的]
本発明の目的はデバグの効率ケ向十できるti’f報処
理装置を椋供−Tることにある。Therefore, the troublesome operations described above are necessary for the 1st step of program debugging in conventional information processing devices, which has the disadvantage that it is difficult to easily and efficiently perform program debugging. OBJECT OF THE INVENTION] An object of the present invention is to provide a TI'F information processing device that can improve the efficiency of debugging.
すなわち、本発明の目的は、特定命令位置のアドレス計
算の必要がなくまた、l庁定命令金分岐命令等に告さ替
えることもなく、プログラムテバグケ容易に効率よく行
ないうる清報処理装置全提供することにある。That is, an object of the present invention is to provide a clearing information processing device that can easily and efficiently perform program update without the need for address calculation of a specific instruction location and without the need to change the address to a designated branch instruction. It's all about providing.
本発明の情報処理装置は、外部から任意に設定をれたデ
バゲデータを格納するデバグレジスタと。The information processing device of the present invention includes a debug register that stores debug data arbitrarily set from the outside.
外部から任意に設定されたマスクデータを格納するマス
クレジスタと、実行中のプロクラlNの命令ケ格納する
命令コ・−ドレジスタと、前記テバクデータ?前記マス
クテータでマスクしてマスキング命令データを出力する
第1の論理回路と、前記命令を前d1シマスクテータで
マスクしてマスキング命令データ金出力する第2の論理
回路と、前記マスキング命令データが前記マスギングデ
バグデ・−タと一致したときにテバグ用プロダラノ、と
起動するための割込信号を発生する比較回路とを含んで
構成される。A mask register that stores mask data arbitrarily set from the outside, an instruction code register that stores instructions of the program being executed, and the above-mentioned data. a first logic circuit that masks the instruction with the mask theta and outputs masking instruction data; a second logic circuit that masks the instruction with the previous d1 mask theta and outputs the masking instruction data; The comparator circuit includes a comparator circuit that generates an interrupt signal for activation when the debug data matches the debug data.
すなわち、本発明の情報処理装置べld:、外部から任
意の値を設定QJ能なテバグヂレジスタと外部から任意
の値を設定可能なマスクレジスタからイ]↑られる内容
と、命令コードレジスタに格納されている内容と前記マ
スクレジスタから得られる内容と全比較し、一致し几と
きに削込信号金出力するように構成される。In other words, the information processing device of the present invention has the contents stored in the instruction code register and the contents stored in the instruction code register. It is configured to compare the contents obtained from the mask register with the contents obtained from the mask register, and output a cutting signal when they match.
〔実施例の説明]
次に、本発明の実殉例について、図面ff、@開口で詳
細に説明する。[Description of Examples] Next, actual examples of the present invention will be described in detail with reference to drawing ff and @opening.
第1図目二本発明の一実殉例を示すブロック図である。FIG. 1 is a block diagram showing a practical example of the present invention.
第1図に示−r l′W報処理装置は、情報処理装置が
実行するプログラムの命令C全格納する命令コードレジ
スタ12と、外部から任意の値を設定可能なブバグレジ
スタ10と、外部から任意の値を設定1iJ 能なマス
クレジスタ11と、比較回路15とから(1り成されて
いる。The -r l'W information processing device shown in FIG. It consists of a mask register 11 capable of setting a value of 1iJ, and a comparison circuit 15.
IF!1′定命令はデバグデータaとしてデバグレジス
タ10に設定される。このとき、デバグレジスタIOに
設定されたデバグテ・−タaのうち有効としたい部分を
示アマスクデータ1)がマスクレジスタ11に設定され
る。IF! The 1' constant instruction is set in the debug register 10 as debug data a. At this time, mask data 1) is set in the mask register 11 indicating a portion of the debug data a set in the debug register IO that is desired to be made valid.
ここで、命令C汀、オペレイジョンコード、オペランド
11 およびオペランド2からなるが、マスクレジスタ
11に格納されたマスクデータbにより、これらの単独
または任意の組合せが設定oJf止となろう
デバダレジスタ10に格納されたテバグデータaとマス
クレジスタ11に格納されたマスクデータしとけ第1の
論理回路であるへND回路13で論理積がとられ、比較
したい有効部分がマスキンブチバブラ”−タdとして比
較回路15へ人力される。Here, the instruction C, operation code, operand 11, and operand 2 are made up, and depending on the mask data b stored in the mask register 11, these alone or any combination can be set to the debada register 10. The stored bug data a and the mask data stored in the mask register 11 are ANDed by the ND circuit 13, which is a first logic circuit, and the valid part to be compared is output as a mask bubbler "-ta d" to the comparison circuit. 15 is man-powered.
プログラムが実行されると命令Cは、命令コードレジス
タ12に格納され、前記マスクレジスタ11に格稍され
ているマスクデータbと第2の論理回路であるA N
I)回路14で論理積がとられてマスキング命令データ
eとして比較回?515へ入力される。When the program is executed, the instruction C is stored in the instruction code register 12, and the mask data b stored in the mask register 11 and the second logic circuit A N are stored in the instruction code register 12.
I) The circuit 14 performs a logical product and uses it as masking command data e for comparison? 515.
比較回路15でマスキング命令データeとマスキング命
令デ−タdとが比較され一致した場合は割込信号fが送
出され割込みが発生ずる、この割込信号fにより、テバ
グ用プログラムが起動され、テバグが実行される。The comparator circuit 15 compares the masking instruction data e and the masking instruction data d, and if they match, an interrupt signal f is sent and an interrupt is generated.This interrupt signal f starts the Tebug program, and the Tebug program is started. is executed.
このように、本発明の清報処理装置は、デバグレジスタ
lOとマスクレジスタIIに適当な値を設定することに
より、任意の命令の指定した部分と一致したときに割込
みを発生させることができ、この割込みに応じてデバグ
用ブログラノ、全起動Tることができる。In this way, the information processing device of the present invention can generate an interrupt when a specified part of any instruction matches by setting appropriate values in the debug register IO and mask register II. In response to this interrupt, the entire debugging blog can be started.
本発明の情報処理装置は、マスクレジスタ衡jI加する
ことにより、分岐命令の分岐アドレスでゾバグ用プログ
ラムに分岐するように特定命令ゲ分11[ダ命令に占き
かえる代りに1命令金マスクブ・−夕で一7ズクしてイ
ttられたマスキング命令データがデバク5’−タ耐マ
スクデータT”−7スクして得らねた−・スへ゛ングブ
−バクブータと−へ致したときに割込信Fj k発生し
てこの?、l(偽信号でテバグ用フロダラムケ起動でさ
るため、特定命令全人手で分岐命令に書きかえる必要が
なくなるので1デバグの効率?面子できるという効〕果
がある。The information processing device of the present invention adds one instruction to the mask register instead of replacing the specific instruction with the branch address of the branch instruction to branch to the Zobug program at the branch address of the branch instruction. - The masking command data that was sent out after 17 scratches in the evening was not obtained after debugging 5'-taper-resistant masking data T''-7. When an incoming message Fj k occurs, this ?, l (Since the false signal activates the Frodaramke for Tebug, there is no need to manually rewrite a specific instruction to a branch instruction, which has the effect of saving 1 debugging efficiency.) .
一′4−なわち1本発明の情報処理装置は、テバクし/
ジスタとマスクレジスタに任意の値を設定して特定命令
の4ゝ体捷たけ一部分が一致したとき割込信号が発生′
[る手段ゲ合むことにより、1時定命令をいちいち分l
’!’i命令等にj1ニーさ作えることもなく、効率の
良いプロゲラ人デバグが実行できるという効果がある。1'4-That is, 1, the information processing device of the present invention
An interrupt signal is generated when a specific instruction's 4-body length part matches by setting arbitrary values in the register and mask register.
[By matching the means, one time command can be divided one by one.
'! This has the effect of allowing efficient progeran debugging without creating j1 nuisances for 'i' commands, etc.
第1図は本発明の一実施例ケ示すブロック図である。 FIG. 1 is a block diagram showing one embodiment of the present invention.
Claims (1)
グレジスタと、外部から任意に設定されたマスクデータ
を格納するマスクレジスタと、実行中のプログラムの命
令を格納する命令コードレジスタと、前記デバグデータ
を前記マスクデータでマスクしてマスキングテバグデー
タ金出力する第1の論理回路と、前記命令ケ前配マスク
データでマスクしてマスキング命令データを出力する第
2の論理回路と、前記マスキング命令データが前■己マ
スキングデバグデークと一致したときにデバグ用プログ
ラムを起動するための割込信号を発生する比較回路とを
含むこと?特徴とする情報処理装置。A debug register stores debug data set arbitrarily from the outside, a mask register stores mask data set arbitrarily from the outside, an instruction code register stores instructions of the program being executed, and a debug register stores the debug data set arbitrarily from the outside. a first logic circuit that outputs masking data after masking with the mask data; a second logic circuit that outputs masking instruction data after masking with the instruction front mask data; Previous■ Does it include a comparison circuit that generates an interrupt signal to start the debug program when it matches the self-masking debug data? Characteristic information processing device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58029750A JPS59154556A (en) | 1983-02-24 | 1983-02-24 | Information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58029750A JPS59154556A (en) | 1983-02-24 | 1983-02-24 | Information processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59154556A true JPS59154556A (en) | 1984-09-03 |
Family
ID=12284765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58029750A Pending JPS59154556A (en) | 1983-02-24 | 1983-02-24 | Information processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59154556A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05173837A (en) * | 1991-04-02 | 1993-07-13 | Motorola Inc | Data processing system wherein static masking and dynamic masking of information in operand are both provided |
-
1983
- 1983-02-24 JP JP58029750A patent/JPS59154556A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05173837A (en) * | 1991-04-02 | 1993-07-13 | Motorola Inc | Data processing system wherein static masking and dynamic masking of information in operand are both provided |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940015806A (en) | Data Processing System Providing Extensible Registers and Method Thereof | |
JPS59154556A (en) | Information processor | |
KR20030090613A (en) | Watchpoint engine for a pipelined processor | |
US20080133838A1 (en) | Data processing device | |
JPS61180344A (en) | Step execution system for high level language | |
JP2827724B2 (en) | Program debug processing method | |
KR950005523B1 (en) | Step-run processing method of programmable logic controller | |
JPS60164850A (en) | Stopping system of instruction executing operation in processor | |
JPS5943781B2 (en) | Status creation circuit | |
JPH07295812A (en) | Conditional branch control method/device | |
JPH05204685A (en) | Electronic computer | |
JPH04140851A (en) | Diagnostic system for information processor | |
JPH0535499A (en) | Data processing device and method | |
JPH01248244A (en) | Debug system for high level language | |
JPH01251143A (en) | Interruption controller | |
JPH02230336A (en) | Information processor | |
JPH02103643A (en) | Interruption generation circuit for debug | |
JPS62251844A (en) | Central processing unit | |
JPH052506A (en) | Information processor | |
JPH05250215A (en) | Data processor containing debug supporting function | |
JPH04125731A (en) | Program breading point setting system | |
JPH06214828A (en) | Interactive debug controller | |
JPH0643973A (en) | Data processor | |
JPH04320535A (en) | Program forming device | |
JPH0378832A (en) | Data processor |