JPS5915296A - 電子楽器 - Google Patents
電子楽器Info
- Publication number
- JPS5915296A JPS5915296A JP57123349A JP12334982A JPS5915296A JP S5915296 A JPS5915296 A JP S5915296A JP 57123349 A JP57123349 A JP 57123349A JP 12334982 A JP12334982 A JP 12334982A JP S5915296 A JPS5915296 A JP S5915296A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- waveform
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子楽器に関し、更に詳細に述べると、多種
類の楽器音の演奏を可能にした電子楽器に関する。
類の楽器音の演奏を可能にした電子楽器に関する。
従来において、広く用いられている電子楽器の一般的構
成は、所要の楽音の基本波形に関するサンプリングデー
タを波形メモリ内にストアして２き、例えばキーボード
上からの操作により、楽器の種類、所望の音名、オクタ
ーブに関する情報を制御回路に入力し、この入力情報に
基づいて、メモリ内の所要の基本波形データτ所要のピ
ッチで読出し、所望の楽音波形を発生するようになって
いる。このため、メモリ内には、所望の種類の楽音の基
本波形データを予めストアしておく必要がある。しかし
々から、１つのＩＣチップ内に楽音波形発生回路を組込
む、新開オルガン用ＩＣにあっては、楽音の種類を増す
ためには、ＲＯＭの容量を大きく力ければならず、工Ｃ
の規模の増大を招き、歩留りが低下する等の理由に因り
、コストが高くなってし甘うという欠点を有している。
成は、所要の楽音の基本波形に関するサンプリングデー
タを波形メモリ内にストアして２き、例えばキーボード
上からの操作により、楽器の種類、所望の音名、オクタ
ーブに関する情報を制御回路に入力し、この入力情報に
基づいて、メモリ内の所要の基本波形データτ所要のピ
ッチで読出し、所望の楽音波形を発生するようになって
いる。このため、メモリ内には、所望の種類の楽音の基
本波形データを予めストアしておく必要がある。しかし
々から、１つのＩＣチップ内に楽音波形発生回路を組込
む、新開オルガン用ＩＣにあっては、楽音の種類を増す
ためには、ＲＯＭの容量を大きく力ければならず、工Ｃ
の規模の増大を招き、歩留りが低下する等の理由に因り
、コストが高くなってし甘うという欠点を有している。
更に、大容量のＲＯＭをＬ８工内に設は九としても、Ｆ
ＩＯＭにストアさり、ていたい楽器音の演奏を行なうに
は、ＬＥＩ工の交換を行々う必要があり、経済性の点で
問題があつ九。
ＩＯＭにストアさり、ていたい楽器音の演奏を行なうに
は、ＬＥＩ工の交換を行々う必要があり、経済性の点で
問題があつ九。
本発明の目的は、従って、楽、音発生用の工Ｃ内に大容
量の波形メモリを設けることなしに、多種類の楽器音の
演奏を可能にする電子楽器を提供することにある。
量の波形メモリを設けることなしに、多種類の楽器音の
演奏を可能にする電子楽器を提供することにある。
本発明の構成ｄ、楽音波形発生用ＬＳＩ内に、ＲＡＭを
設け、所望の楽器音の基本波形データを該ＬＳＩとけ別
体に設けられた基本波形データ発生手段より該ＲＡＭ内
に転送するようにしｔ点に特徴を有する。
設け、所望の楽器音の基本波形データを該ＬＳＩとけ別
体に設けられた基本波形データ発生手段より該ＲＡＭ内
に転送するようにしｔ点に特徴を有する。
以下、図示の実症例により本発明の詳細な説明する。
第１図には、本発明による電子楽器がブロック図にて示
さねている。電子楽器１け、楽音波形発生用ＬＳＩ２と
、操作盤５上に配置さハた鍵盤３ａ、各種制御片スイッ
チ３ｂ及び外部波形メモリ４を備えている。楽音波形発
生用Ｌ！ＳＩ２け、所印オルガン用ＬＳＩとして構成さ
れており、楽音波形発生用ＬＳＩ２には、入出力データ
の制御を行々うための制御入出力回路５が設けられてい
る。鍵盤５ａからの押鍵データＢＩ及び制御用スイッチ
３ｂからのデータＢＩＩけ０ＰＵ６によって処理された
後、制御データＢ、とじて制御入出力回路５に入力され
る。
さねている。電子楽器１け、楽音波形発生用ＬＳＩ２と
、操作盤５上に配置さハた鍵盤３ａ、各種制御片スイッ
チ３ｂ及び外部波形メモリ４を備えている。楽音波形発
生用Ｌ！ＳＩ２け、所印オルガン用ＬＳＩとして構成さ
れており、楽音波形発生用ＬＳＩ２には、入出力データ
の制御を行々うための制御入出力回路５が設けられてい
る。鍵盤５ａからの押鍵データＢＩ及び制御用スイッチ
３ｂからのデータＢＩＩけ０ＰＵ６によって処理された
後、制御データＢ、とじて制御入出力回路５に入力され
る。
制御入出力回路５け、０ＰＵ６からの制御データＢｍ及
び外部波形メモ１１４からの波形データＢ４は０ＰＵ６
と制御入出力回路５との間に設けられているデータバス
ライン１１ｆ介してＬＳＩ２に送出さね、０ＰＵ６から
出力されている制御１用データＣ８に基づいてＬＥＩ工
２内で処理これる。
び外部波形メモ１１４からの波形データＢ４は０ＰＵ６
と制御入出力回路５との間に設けられているデータバス
ライン１１ｆ介してＬＳＩ２に送出さね、０ＰＵ６から
出力されている制御１用データＣ８に基づいてＬＥＩ工
２内で処理これる。
この結果、楽音波形発生用ＬＳＩ２においては、押鍵デ
ータに従って８０ Ｈの楽音波Ｊにが時分割処理で作ら
ね、ＬＳＩ２からは、最大で８音を含む所望の楽音波形
信号Ｓ、が出力さね、増幅器７に卦いて増幅された後、
スピーカ８から出力される。
ータに従って８０ Ｈの楽音波Ｊにが時分割処理で作ら
ね、ＬＳＩ２からは、最大で８音を含む所望の楽音波形
信号Ｓ、が出力さね、増幅器７に卦いて増幅された後、
スピーカ８から出力される。
楽音波形発生用ＬＳＩ２内に設けらねた制御入出力回路
５け、図示の実搾例においてけ、８ピツ）・の共通デー
タバスラインと、６ビツトの制御線及び数本の制御信号
用ラインとを備え、５ピツ）・の制御線に送出されるデ
ータによって、共通データバスライン上のデータの種類
が判別づれるよう構成され、こわ、により、楽音波形発
生用１ＬＥ！Ｉの外部接続端子の数を減少せしｄ）るこ
とができる。
５け、図示の実搾例においてけ、８ピツ）・の共通デー
タバスラインと、６ビツトの制御線及び数本の制御信号
用ラインとを備え、５ピツ）・の制御線に送出されるデ
ータによって、共通データバスライン上のデータの種類
が判別づれるよう構成され、こわ、により、楽音波形発
生用１ＬＥ！Ｉの外部接続端子の数を減少せしｄ）るこ
とができる。
少々い接続端子数で、多棹類のデータを人出力すること
が可能と々る。
が可能と々る。
楽音波形発生用ＬＳＩ２内にけ、ＲＡＭ９から構成され
る波形データ記憶部が設けられており、このＲＡＭ９内
に、外部波形メモリ４から、任意の楽音基本波形データ
を転送することができる。
る波形データ記憶部が設けられており、このＲＡＭ９内
に、外部波形メモリ４から、任意の楽音基本波形データ
を転送することができる。
従って、既存の楽器音のほかＶＣ１波形合成を行なった
各種の楽器音の基本波形データをＲＡＭ９内に容易にス
トアさせることができ、こハにより、シンセサイザ的な
使用法が可能となる。
各種の楽器音の基本波形データをＲＡＭ９内に容易にス
トアさせることができ、こハにより、シンセサイザ的な
使用法が可能となる。
第２図には、制御入出力回路５の詳細々ブロック図が示
されている。制御入出力回路５の入力側には８ビツトの
データバスライン１１が設けられており、該パスライン
１１を介して入力されるデータＸｏ乃至Ｘ！の内容は、
別途３ビツトで入力されている制御データＡｏ、Ａ＋、
Ａｉにより判別することができる。このほか、読、出し
／傷込み制御の几めの制御信号ＷＲ，ＲＤ、Ｏ８が入力
されて卦り、これらの制御データ及び制ｉｆ＋１信号は
、データ制御１回路１２に入力さね、３ビツトの制Ｔｈ
ｌ子−夕Ａｏ 、Ａｓ 、Ａｓ−その内部に設けられた
デコーダ（図示せず）ＶＣより、テコードされる。
されている。制御入出力回路５の入力側には８ビツトの
データバスライン１１が設けられており、該パスライン
１１を介して入力されるデータＸｏ乃至Ｘ！の内容は、
別途３ビツトで入力されている制御データＡｏ、Ａ＋、
Ａｉにより判別することができる。このほか、読、出し
／傷込み制御の几めの制御信号ＷＲ，ＲＤ、Ｏ８が入力
されて卦り、これらの制御データ及び制ｉｆ＋１信号は
、データ制御１回路１２に入力さね、３ビツトの制Ｔｈ
ｌ子−夕Ａｏ 、Ａｓ 、Ａｓ−その内部に設けられた
デコーダ（図示せず）ＶＣより、テコードされる。
コノテコーダは、読込み制御信号ＷＲのレベル力ｒＬＪ
と々つたことに応答してそのデコード出力をラッチし
、ラッチ信号Ｌｏ乃至Ｌ４が出力される。読出し制御信
号ｉ］は、制御１信号６−１とナンドがとらね読出し信
芸Ｂ０として出力される。データバスライン１１け、回
路５内のデータバスライン１５と接続されており、この
パスライン１３には、ラッチ信号Ｌｏに応答してラッチ
動作を行なう転送フラグラッチ回路１４及びオクターブ
／音名ラッチ回路１５：ラッチ信＋４：ＬＩＩ／ｉ′応
答シてラッチ動作を行なう利得データラッチ回路１６、
ＫＥＹ ＯＮ ラッチ回路１７及び登録０）（指定
ラッチ回路１８：ラッチ信号Ｌ２に応答してラッチ動作
を行々う転送波形データラッチ回路１９：ラツチ信妥Ｌ
３に応答してラッチ動作を行なう第１ラッチ回路２０、
ラッチ信号Ｌ４に応答してラッチ動作を行々う第２ラッ
チ回銘２１が夫々接続されている。
と々つたことに応答してそのデコード出力をラッチし
、ラッチ信号Ｌｏ乃至Ｌ４が出力される。読出し制御信
号ｉ］は、制御１信号６−１とナンドがとらね読出し信
芸Ｂ０として出力される。データバスライン１１け、回
路５内のデータバスライン１５と接続されており、この
パスライン１３には、ラッチ信号Ｌｏに応答してラッチ
動作を行なう転送フラグラッチ回路１４及びオクターブ
／音名ラッチ回路１５：ラッチ信＋４：ＬＩＩ／ｉ′応
答シてラッチ動作を行なう利得データラッチ回路１６、
ＫＥＹ ＯＮ ラッチ回路１７及び登録０）（指定
ラッチ回路１８：ラッチ信号Ｌ２に応答してラッチ動作
を行々う転送波形データラッチ回路１９：ラツチ信妥Ｌ
３に応答してラッチ動作を行なう第１ラッチ回路２０、
ラッチ信号Ｌ４に応答してラッチ動作を行々う第２ラッ
チ回銘２１が夫々接続されている。
ところで、データバスライン１１を介して入力される８
ビツトのデータＸｏ乃至Ｘ、のフォーマットけ、Ａｏ−
Ａ＋、Ａｓの値に従って、傾３図に示す通り定めらｆ］
ている、従−って、ラッチ回路１４にけデータＴＭ、ラ
ッチ回路１５にはオクターブデータＯＴφ〜ＣＴ太及び
音名データＢＲφ。
ビツトのデータＸｏ乃至Ｘ、のフォーマットけ、Ａｏ−
Ａ＋、Ａｓの値に従って、傾３図に示す通り定めらｆ］
ている、従−って、ラッチ回路１４にけデータＴＭ、ラ
ッチ回路１５にはオクターブデータＯＴφ〜ＣＴ太及び
音名データＢＲφ。
〜Ｂ Ｆ ｘ、ラッチ回路１６には利得データＳＣφ〜
Ｓｏｎ、ランチ回路１７に１ｄＫｂｙ ＯＮデータ、
ラッチ回路１８には登録千ヤンネルデータＣＣφ〜ＣＣ
３が夫々１す［定のタイミングでラッチされる。オだ、
ラッチ回路１９ＶＣは、波形メモリ４から読出さねた波
形データＤφ乃至Ｄｔがラッチさねる。第１ランチ回路
２０には１、サスティン時間を示すデータＳＴφ、ＳＴ
＋、サスティンスイッチのオン／オフを示すデータＢＳ
、ザステインペダルの状態を示すデータＳＰ１ハイコ／
ガ又はコーベルのうちのいずれか一方を指定するためノ
テータＨＣ／ＣＢ、スネアドラム又はクララベルのうち
のいすわが一方を指定するためのデータＳＤ／Ｃ！Ｌ、
ＬＥＩ工２の動作モードを指定するためのデータＬＭ％
ＡＡＢ Ｏがラッチされる、一方、第２ラッチ回路２
１には、シンバルモードラ指定するデータＯＹ、オート
ベースコード音の音量を決めるデータＡＣΦ乃至Ａ Ｏ
＊ 、パーカツショノモードを指定するデータＰＣ，ベ
ース音の音量を決めるデータＢＣφ乃至ＢＣ力がランチ
される。
Ｓｏｎ、ランチ回路１７に１ｄＫｂｙ ＯＮデータ、
ラッチ回路１８には登録千ヤンネルデータＣＣφ〜ＣＣ
３が夫々１す［定のタイミングでラッチされる。オだ、
ラッチ回路１９ＶＣは、波形メモリ４から読出さねた波
形データＤφ乃至Ｄｔがラッチさねる。第１ランチ回路
２０には１、サスティン時間を示すデータＳＴφ、ＳＴ
＋、サスティンスイッチのオン／オフを示すデータＢＳ
、ザステインペダルの状態を示すデータＳＰ１ハイコ／
ガ又はコーベルのうちのいずれか一方を指定するためノ
テータＨＣ／ＣＢ、スネアドラム又はクララベルのうち
のいすわが一方を指定するためのデータＳＤ／Ｃ！Ｌ、
ＬＥＩ工２の動作モードを指定するためのデータＬＭ％
ＡＡＢ Ｏがラッチされる、一方、第２ラッチ回路２
１には、シンバルモードラ指定するデータＯＹ、オート
ベースコード音の音量を決めるデータＡＣΦ乃至Ａ Ｏ
＊ 、パーカツショノモードを指定するデータＰＣ，ベ
ース音の音量を決めるデータＢＣφ乃至ＢＣ力がランチ
される。
ラッチ回路１４の出力は、波形メモリ４からの波形デー
タの送出に先だって転送フラグを立てるために使用享れ
、転送フラグがＬＳＩ２に送られると、ＬＳＩ２では波
形データの読込みの準備を開始する。
タの送出に先だって転送フラグを立てるために使用享れ
、転送フラグがＬＳＩ２に送られると、ＬＳＩ２では波
形データの読込みの準備を開始する。
ラッチ回路１８に送らねたデータＣＣφ乃至ｃａｄｉ、
一致検出回路２２に入力され、ここで、クロックパルス
φをカウントする５ビツトカウンク２′５の計数出力デ
ータＣＤと比較され、両入力データの内容が一致した場
合に、−数構出回路２２の出力線２４のレベルが「Ｈｌ
」ど々る。出力線２４け、アンドゲート２５の一方の入
力端子に接続され、その他方の入力端子には、基本波形
データの零レベルタイミングを示すタイミングパルスＴ
ＰＩが入力さね、ている。この結果、登録チャンネルデ
ータＣｏ、−ｃｃ、の内容が、計数出力データＣＤの内
容、即ち、そのときのチャンネル数と一致した場合であ
って、タイミングパルスＴ Ｐ 、が出力さねた時にア
ンドゲート２５の出力線２６０レベルが「Ｈ」とガる。
一致検出回路２２に入力され、ここで、クロックパルス
φをカウントする５ビツトカウンク２′５の計数出力デ
ータＣＤと比較され、両入力データの内容が一致した場
合に、−数構出回路２２の出力線２４のレベルが「Ｈｌ
」ど々る。出力線２４け、アンドゲート２５の一方の入
力端子に接続され、その他方の入力端子には、基本波形
データの零レベルタイミングを示すタイミングパルスＴ
ＰＩが入力さね、ている。この結果、登録チャンネルデ
ータＣｏ、−ｃｃ、の内容が、計数出力データＣＤの内
容、即ち、そのときのチャンネル数と一致した場合であ
って、タイミングパルスＴ Ｐ 、が出力さねた時にア
ンドゲート２５の出力線２６０レベルが「Ｈ」とガる。
こねにより、ゲート２７が開き、各ラッチ回路１５，１
６．１７にラッチされていたデータが、８チヤンネル１
１ビツトのシフｌ−レジスタ２８の所定のチャンネルス
ロットにストアされる。このストアされるイーヤンネル
け、５ビツトカウンタ２３の引数出力データＣＤの示す
チャンネルスロットと一致するようになっている。
６．１７にラッチされていたデータが、８チヤンネル１
１ビツトのシフｌ−レジスタ２８の所定のチャンネルス
ロットにストアされる。このストアされるイーヤンネル
け、５ビツトカウンタ２３の引数出力データＣＤの示す
チャンネルスロットと一致するようになっている。
計数出力データＣＤは、現在の処理チャンネルを示すデ
ータとしてＬＳＩ２側に送出さハると共に、ラッチ回路
２９にも入力されている。ラッチ回路２９には、いずれ
かの空チャンネルのタイミングで出力ζね、るタイミン
グパルスＴ Ｐ ｓ 力印加されており、このパルスＴ
Ｆ ｓに応答して、その時の計数出力データＣＤがラ
ッチされる。パルスＴＰｓ＆ｊ、更に、セット回ＩＰ３
０にも入力されており、パルスＴＰ２に応答してセット
回路３０の出力線３１がｒＨＪレベルと々る。この結果
、セット回路３０の出力が「Ｈ」レベルになったことか
ら、ラッチ回路２９においてラッチきれているチャンネ
ル情報が空チャンネルを示すことになる。
ータとしてＬＳＩ２側に送出さハると共に、ラッチ回路
２９にも入力されている。ラッチ回路２９には、いずれ
かの空チャンネルのタイミングで出力ζね、るタイミン
グパルスＴ Ｐ ｓ 力印加されており、このパルスＴ
Ｆ ｓに応答して、その時の計数出力データＣＤがラ
ッチされる。パルスＴＰｓ＆ｊ、更に、セット回ＩＰ３
０にも入力されており、パルスＴＰ２に応答してセット
回路３０の出力線３１がｒＨＪレベルと々る。この結果
、セット回路３０の出力が「Ｈ」レベルになったことか
ら、ラッチ回路２９においてラッチきれているチャンネ
ル情報が空チャンネルを示すことになる。
一方、チャンネルが使用中であることを示すため、Ｆｌ
−８フリツプフロツプ３２が設けられており、このフリ
ップフロップ３２は、アンドゲート２５の出力が「Ｈ」
レベルと々ることによりリセットさハ、信号Ｌ１のレベ
ルが［ｊとなることによりセットされる。この結果、使
用中のチャンネルのタイミングに卦いては［ｓ、 ｊレ
ベルで、空チャンネルのタイミングにおいて１ｒＪ−ｒ
ｕＪレベルのＢＵＳＹ信号が出力される。ラッチ回路２
９、セント回μ′５０、フリップフロップ３２の各出力
は、転送完了を示す信号ＴＭＥＮＤ によってレジス
タ３３内にストアさＪｌ、読出し信Ｊ５１３０の印加に
応答してパスライン１３に送出される。
−８フリツプフロツプ３２が設けられており、このフリ
ップフロップ３２は、アンドゲート２５の出力が「Ｈ」
レベルと々ることによりリセットさハ、信号Ｌ１のレベ
ルが［ｊとなることによりセットされる。この結果、使
用中のチャンネルのタイミングに卦いては［ｓ、 ｊレ
ベルで、空チャンネルのタイミングにおいて１ｒＪ−ｒ
ｕＪレベルのＢＵＳＹ信号が出力される。ラッチ回路２
９、セント回μ′５０、フリップフロップ３２の各出力
は、転送完了を示す信号ＴＭＥＮＤ によってレジス
タ３３内にストアさＪｌ、読出し信Ｊ５１３０の印加に
応答してパスライン１３に送出される。
以上説明し欠円うに、制イ卸データＡφ、Ａ＋、Ａ言及
び制（財）信号ＷＲ，ＲＤ、Ｏ６により、第３図のデー
タフォーマットに基づいたデータの識別が行方わわる。
び制（財）信号ＷＲ，ＲＤ、Ｏ６により、第３図のデー
タフォーマットに基づいたデータの識別が行方わわる。
この結果、シフトレジスタ２ Ｂ’からは、８チャンネ
ル分の楽音制御用データが繰返し出力され１、一方、第
１及び第２ラッチ回路２０゜２１からは各チャンネルに
共通の制御データが出力される、そして、ラッチ回路１
９を介して、波形メモリ４からの基本波形データＤｏ乃
至Ｄ１を、ＬＳＩに送出することかできる。ｆ司、ブロ
ック５４で示さノするのは、波形１込指令伯暑発生器で
あり、信号Ｌ８の印加に応答して、書込みパルスＴＭ
ＷＲＩＴＥを出力し、このタイミングで波形データＤ
ｏ乃至Ｄ７がＬＳ４２内のＲＡＭ９（第１図参照）内に
ストアさｉ］る。このように、少ない本数の信号線を用
いて、極めて多棟類の情報をＬＳＩ２に取込み又はＬＥ
Ｉ工２外に送出することかできる。
ル分の楽音制御用データが繰返し出力され１、一方、第
１及び第２ラッチ回路２０゜２１からは各チャンネルに
共通の制御データが出力される、そして、ラッチ回路１
９を介して、波形メモリ４からの基本波形データＤｏ乃
至Ｄ１を、ＬＳＩに送出することかできる。ｆ司、ブロ
ック５４で示さノするのは、波形１込指令伯暑発生器で
あり、信号Ｌ８の印加に応答して、書込みパルスＴＭ
ＷＲＩＴＥを出力し、このタイミングで波形データＤ
ｏ乃至Ｄ７がＬＳ４２内のＲＡＭ９（第１図参照）内に
ストアさｉ］る。このように、少ない本数の信号線を用
いて、極めて多棟類の情報をＬＳＩ２に取込み又はＬＥ
Ｉ工２外に送出することかできる。
第４図には、第２図に示した楽音波形発生用ＬＳＩ２の
祥細ブロック図が示づわ２ている。この楽音波形発生用
ＬＳＩ２は、前述の如くして得られた、８チャンネル分
のオクターブ、音名、利得の各データに基づいて、外部
波形メモリ４から転送された基本波形データが読出さね
、８チヤンネルの時分割処理によって８音間時に出力す
ることができる。ＬＳＩ２を構成する各ブロックのうち
、制御入出力回Ｗ−５については、既に詳述した通りで
ある。
祥細ブロック図が示づわ２ている。この楽音波形発生用
ＬＳＩ２は、前述の如くして得られた、８チャンネル分
のオクターブ、音名、利得の各データに基づいて、外部
波形メモリ４から転送された基本波形データが読出さね
、８チヤンネルの時分割処理によって８音間時に出力す
ることができる。ＬＳＩ２を構成する各ブロックのうち
、制御入出力回Ｗ−５については、既に詳述した通りで
ある。
符号９で示されるのけ、ランダムアクセスメモリ（ＲＡ
Ｍ）であり、制御入出力回路５を介して外部波形メモリ
４から読込捷第１る基本波形データＤ ｏ ” Ｄ ｔ
をストアし、これにより、所槻の１サイクル分又け％サ
イクル分の基本波形データが格納される。これに対し、
鍵盤からの情報であるオクターブ及び音名データＯＴφ
〜ＯＴｎ及びＢｌｌ’ｌφ〜ＢＲｉけ、ピッチ作成回路
４２及びエンベロープクロック割損１回路４３に入力さ
ノ１．ている。
Ｍ）であり、制御入出力回路５を介して外部波形メモリ
４から読込捷第１る基本波形データＤ ｏ ” Ｄ ｔ
をストアし、これにより、所槻の１サイクル分又け％サ
イクル分の基本波形データが格納される。これに対し、
鍵盤からの情報であるオクターブ及び音名データＯＴφ
〜ＯＴｎ及びＢｌｌ’ｌφ〜ＢＲｉけ、ピッチ作成回路
４２及びエンベロープクロック割損１回路４３に入力さ
ノ１．ている。
ピッチ作成回路４６け、こわらの人力データに基づいて
、ＲＡＭ９内にストアされている波形データの読出しピ
ッチを演算し、この演算結果に基づいたピッチで読出し
アドレスデータＷＡφ〜Ｗ Ａ ｔをＲＡＭ９に入力す
る。ピッチ作成回路４６け、甘た、そのピッチ１青幸に
Ｐ工をエンベロ、−プクロック制御回ｖａ４に入力して
おり、音名、オクターブデータ及びピッチ情報Ｐ工によ
りエンベロープカウンタ４５内に設けら力たアタック／
１ｊ１１−ス波形用カウンタ及びサスティン用カウンタ
のカウントクロックＥＯＫ７Ｓ（、エンベロープクロッ
ク制御回路４４から出力される、 この結果、エンベロープカウンタ４５からは、アタック
／リリース用のエンベロープデータＥＤ。
、ＲＡＭ９内にストアされている波形データの読出しピ
ッチを演算し、この演算結果に基づいたピッチで読出し
アドレスデータＷＡφ〜Ｗ Ａ ｔをＲＡＭ９に入力す
る。ピッチ作成回路４６け、甘た、そのピッチ１青幸に
Ｐ工をエンベロ、−プクロック制御回ｖａ４に入力して
おり、音名、オクターブデータ及びピッチ情報Ｐ工によ
りエンベロープカウンタ４５内に設けら力たアタック／
１ｊ１１−ス波形用カウンタ及びサスティン用カウンタ
のカウントクロックＥＯＫ７Ｓ（、エンベロープクロッ
ク制御回路４４から出力される、 この結果、エンベロープカウンタ４５からは、アタック
／リリース用のエンベロープデータＥＤ。
とサスティン用のエンベロープデータＷ Ｄ ｓとが出
力され、利得制ｇｑｊ回路４６に入力される。
力され、利得制ｇｑｊ回路４６に入力される。
利得制御回路４６にけ、ＲＡＭ９から出力される利得制
御データＧＣＤが入力されて卦り、このデータＧＯＤに
従って各データＥＤ＋ 、ＥＤｓの値が夫々重み伺けさ
れる。利得制御データＧＯＤは、ＲＡＭ９から出力され
る波形データについて夫々定められており、その楽音波
形に最も適したエンベロープ形状を規定するデータＥＤ
Ｃ，。
御データＧＣＤが入力されて卦り、このデータＧＯＤに
従って各データＥＤ＋ 、ＥＤｓの値が夫々重み伺けさ
れる。利得制御データＧＯＤは、ＲＡＭ９から出力され
る波形データについて夫々定められており、その楽音波
形に最も適したエンベロープ形状を規定するデータＥＤ
Ｃ，。
ＥＤＯ鵞が、データＥＤｔ、ＥＤ雷に夫々対応して得ら
れる。
れる。
ＲＡＭ９からは、アタック／リリース用の波形データＷ
ＤＩと、サスティン用の波形データｗＤ宮とが夫々読出
され、これらのデータＷ Ｄ ＋ 、 Ｗ Ｄ ＊及び
ＥＤＯ，、ＥＤＯ箕は、演算部４７に入力される。
ＤＩと、サスティン用の波形データｗＤ宮とが夫々読出
され、これらのデータＷ Ｄ ＋ 、 Ｗ Ｄ ＊及び
ＥＤＯ，、ＥＤＯ箕は、演算部４７に入力される。
演算部４７において、データＷ Ｄ ｓとＥＤＯ＋とけ
乗算器４８において乗算され、アタック部及び＋１１１
−ス部の楽音波形データＡ／Ｉ（ＷＤが得られる。同様
にして、データＷＤ、とＥＤＯＩどが乗算器４９におい
て乗算さゾ１、サスティン部の楽音波形データＥＩＷＤ
が得られる。こわらの楽音波形データＡ／ｎｗＤ、
ＳＷＤは、加算器５０１／ｉｌＴおいて加算さね、アタ
ック部、リリース部及ヒザステイン部を有する完全々楽
音波形データＷ Ｄ ｏとして取出される。
乗算器４８において乗算され、アタック部及び＋１１１
−ス部の楽音波形データＡ／Ｉ（ＷＤが得られる。同様
にして、データＷＤ、とＥＤＯＩどが乗算器４９におい
て乗算さゾ１、サスティン部の楽音波形データＥＩＷＤ
が得られる。こわらの楽音波形データＡ／ｎｗＤ、
ＳＷＤは、加算器５０１／ｉｌＴおいて加算さね、アタ
ック部、リリース部及ヒザステイン部を有する完全々楽
音波形データＷ Ｄ ｏとして取出される。
上述の如くしで得られ几最犬８チャンネル分の′楽音波
形データＷ Ｄ ６は、各チャンネル毎の楽音を、利得
データＳＧφ〜Ｓ Ｇ 露に基づいてレベル調節するた
め、利得制御回路５１に入力される。
形データＷ Ｄ ６は、各チャンネル毎の楽音を、利得
データＳＧφ〜Ｓ Ｇ 露に基づいてレベル調節するた
め、利得制御回路５１に入力される。
利得制御回路５１け、乗算器で構成され、ｓＧφ〜ＳＧ
富によって各チャンネル毎に波形データＷ Ｄ ｏのレ
ベルが調節される。即ち、データＳＧφ〜ＳＧ、け、各
チャンネルの楽音波形データのレベルを指示するデータ
であり、各チャンネルのレベルは、操作盤上のスイッチ
操作により、予めセ。
富によって各チャンネル毎に波形データＷ Ｄ ｏのレ
ベルが調節される。即ち、データＳＧφ〜ＳＧ、け、各
チャンネルの楽音波形データのレベルを指示するデータ
であり、各チャンネルのレベルは、操作盤上のスイッチ
操作により、予めセ。
ットされ、レジスタ２８内に、音名、オクターブデータ
と共に利得パデータとしてストアされているものである
（第２図参照）。この各チャンネル毎に定められる利得
データのうち、現在処理中のチャンネルに対応するデー
タが利得制御回路５１に入力さ′ｌｌ］、各チャンネル
の波形データＷ Ｄ ｏのレベルを、夫々所望のレベル
に調節し、出力タイミング回ｖ５２に送出する。
と共に利得パデータとしてストアされているものである
（第２図参照）。この各チャンネル毎に定められる利得
データのうち、現在処理中のチャンネルに対応するデー
タが利得制御回路５１に入力さ′ｌｌ］、各チャンネル
の波形データＷ Ｄ ｏのレベルを、夫々所望のレベル
に調節し、出力タイミング回ｖ５２に送出する。
このように、各チャンネルの楽音波形のレベルに関する
情報を、音名、オクターブデータ等と共に各チャンネル
毎に指定しておき、楽音波形発生回路内でエンベロープ
処理が終了した段階において、ディジタル処理で、各チ
ャンネルの楽音波形のレベルに関する調節を行々うもの
であるから、８チヤンネル分の楽音データのレベル調節
を、楽音波形発生用Ｌｅ工２内において比較的簡単に行
女える。従って従来、各チャンネル毎に、一旦ＡＩＤ変
換器によりアナログ波形に変換した後、各波形信号をレ
ベル調節するのに比べ、回ドが大巾に簡単化さね、コス
トも安く、寸法も小型にできる等の利点を有している。
情報を、音名、オクターブデータ等と共に各チャンネル
毎に指定しておき、楽音波形発生回路内でエンベロープ
処理が終了した段階において、ディジタル処理で、各チ
ャンネルの楽音波形のレベルに関する調節を行々うもの
であるから、８チヤンネル分の楽音データのレベル調節
を、楽音波形発生用Ｌｅ工２内において比較的簡単に行
女える。従って従来、各チャンネル毎に、一旦ＡＩＤ変
換器によりアナログ波形に変換した後、各波形信号をレ
ベル調節するのに比べ、回ドが大巾に簡単化さね、コス
トも安く、寸法も小型にできる等の利点を有している。
出力タイミング回路５２け、８チヤンネルの時分割デー
タを、空間分割データに変換するための回路であり、利
得制御回路５１からのデータのほかに、処理チャンネル
を示す計数出力データＣＤ及び、ピッチ作成口跡４Ｓか
らのタイミング制倒悄号ＴＣ６が入力されており、出力
タイミングが調節されて、チャンネルＯＨｅからＣＨｙ
’Ｊでの８チヤンネル分の楽音波形データがディジタル
データとして出力され、これらのデータは加算器５３に
おいて加算された後、Ｄ／Ａ変換器５４により、アナロ
グの８０Ｈ分の楽音が合成さ′ｉ′また最終楽音出力信
号Ｓ１として出力される。
タを、空間分割データに変換するための回路であり、利
得制御回路５１からのデータのほかに、処理チャンネル
を示す計数出力データＣＤ及び、ピッチ作成口跡４Ｓか
らのタイミング制倒悄号ＴＣ６が入力されており、出力
タイミングが調節されて、チャンネルＯＨｅからＣＨｙ
’Ｊでの８チヤンネル分の楽音波形データがディジタル
データとして出力され、これらのデータは加算器５３に
おいて加算された後、Ｄ／Ａ変換器５４により、アナロ
グの８０Ｈ分の楽音が合成さ′ｉ′また最終楽音出力信
号Ｓ１として出力される。
第４図に示した楽音波形発生用ＬＥ１１２において、サ
スティン時間の制御を行なうために、エンベロープクロ
ック制御回路４４には、サスティン時間を示すデータＳ
Ｔφ、ＳＴ＋ 、サスティンスイッチ及びペダルの０Ｎ
１０ＦＦを示すデータｓｓ、ｓｐ及びキーがＯＮ状態で
あることを示すＫＫＹ ＯＮ信号が入力さねており、
これらの信器によりサスティン時間の制御が行方わノす
る。
スティン時間の制御を行なうために、エンベロープクロ
ック制御回路４４には、サスティン時間を示すデータＳ
Ｔφ、ＳＴ＋ 、サスティンスイッチ及びペダルの０Ｎ
１０ＦＦを示すデータｓｓ、ｓｐ及びキーがＯＮ状態で
あることを示すＫＫＹ ＯＮ信号が入力さねており、
これらの信器によりサスティン時間の制御が行方わノす
る。
寸り、シンバルモードの時には、データＣＹのレベルが
ｒＨｊと々す、エンベローフリロック制御回路４４のク
ロックの周波数を所定の一定値にすると共に、ノイズ音
発生回路５５からのノイズデータがＦＩＡＭ９を介して
出力さ引、シンバＪｌ／音の合成が行々われる。パーカ
ッションモードを示すデータＰＣが「Ｈ」レベルと方つ
九場合には、太鼓用のクロックパルスがエンベローフク
ロック制御回路４４から出力されると共に、ＲＡＭ９か
らは、予めストアされている太鼓用の楽音波形データが
出力される。
ｒＨｊと々す、エンベローフリロック制御回路４４のク
ロックの周波数を所定の一定値にすると共に、ノイズ音
発生回路５５からのノイズデータがＦＩＡＭ９を介して
出力さ引、シンバＪｌ／音の合成が行々われる。パーカ
ッションモードを示すデータＰＣが「Ｈ」レベルと方つ
九場合には、太鼓用のクロックパルスがエンベローフク
ロック制御回路４４から出力されると共に、ＲＡＭ９か
らは、予めストアされている太鼓用の楽音波形データが
出力される。
本発明によれば、上述の如く、楽音波形発生用ＬＳＩ内
にＲＡＭを設け、外部の波形データメモリより任意の基
本波形データを該ＦＡＭに転送し、該ＲＡＭ内のデータ
を用いてＦ９Ｔ望の楽音波形を得るようにしたので、楽
音波形発生用ＬＳＩ内のメモリ領域を拡張することガく
、あらゆる種類の楽器音の演奏が可能となる。従って、
楽音波形発生用のＬＳＩの規模を増大させ、或は、交換
することなしに所望の楽音波形を出力させることができ
、低コストで、利用範囲の広い、高性能亀子楽器を実現
することができる。
にＲＡＭを設け、外部の波形データメモリより任意の基
本波形データを該ＦＡＭに転送し、該ＲＡＭ内のデータ
を用いてＦ９Ｔ望の楽音波形を得るようにしたので、楽
音波形発生用ＬＳＩ内のメモリ領域を拡張することガく
、あらゆる種類の楽器音の演奏が可能となる。従って、
楽音波形発生用のＬＳＩの規模を増大させ、或は、交換
することなしに所望の楽音波形を出力させることができ
、低コストで、利用範囲の広い、高性能亀子楽器を実現
することができる。
第１図は本発明による電子楽器の概略構成ブロック図、
第２図は第１図に示した制御入出力回路の詳細ブロック
図、第３図はデータフメーマ′ノドを示す図、第４図１
１−を第１図に示す楽音波形発生用ＬＳＩの詳細ブロッ
ク図でｋ）る。 １・・・電子楽器 ２・・・楽音波形発生用ＬＳＩ ５・・・操作盤 ３ａ・・・鍵盤 ３ｂ・・・制御用スイッチ ４・・・外部波形メモリ ５・・・制御入出力回路 ６ ・・・ ＣＰ Ｕ ９ ・・・ ＲＡＭ １１、ｉ３・・・デー タバスライン １２、・・データ制御回部 ５１・・・利得制御回路 以上 出願人 株式会社 卯二精工舎 代理人 弁理士 最上 務 第；３置Ｉ Ｘ７ Ｘ６ Ｘ、５ ７Ｆ４ＸＪ Ｘ２ Ｘ
／ Ｘ。
第２図は第１図に示した制御入出力回路の詳細ブロック
図、第３図はデータフメーマ′ノドを示す図、第４図１
１−を第１図に示す楽音波形発生用ＬＳＩの詳細ブロッ
ク図でｋ）る。 １・・・電子楽器 ２・・・楽音波形発生用ＬＳＩ ５・・・操作盤 ３ａ・・・鍵盤 ３ｂ・・・制御用スイッチ ４・・・外部波形メモリ ５・・・制御入出力回路 ６ ・・・ ＣＰ Ｕ ９ ・・・ ＲＡＭ １１、ｉ３・・・デー タバスライン １２、・・データ制御回部 ５１・・・利得制御回路 以上 出願人 株式会社 卯二精工舎 代理人 弁理士 最上 務 第；３置Ｉ Ｘ７ Ｘ６ Ｘ、５ ７Ｆ４ＸＪ Ｘ２ Ｘ
／ Ｘ。
Claims (1)
- 楽音波形発生用ｂＳＳ円内ランダムアクセスメモｌ （
ＲＡ Ｍ ）を設け、外部より所望の楽器音の基本波形
データを該ランダムアクセスメモリ内に送伝、記憶し、
該ランダムアクセスメモリ内の基本波形データに従って
楽音波形を発生させるようにした電子楽器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123349A JPS5915296A (ja) | 1982-07-15 | 1982-07-15 | 電子楽器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57123349A JPS5915296A (ja) | 1982-07-15 | 1982-07-15 | 電子楽器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5915296A true JPS5915296A (ja) | 1984-01-26 |
Family
ID=14858362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57123349A Pending JPS5915296A (ja) | 1982-07-15 | 1982-07-15 | 電子楽器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915296A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073749A1 (fr) * | 2000-03-28 | 2001-10-04 | Yamaha Corporation | Lecteur de musique pouvant s'appliquer a un terminal telephonique portatif |
-
1982
- 1982-07-15 JP JP57123349A patent/JPS5915296A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073749A1 (fr) * | 2000-03-28 | 2001-10-04 | Yamaha Corporation | Lecteur de musique pouvant s'appliquer a un terminal telephonique portatif |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5220523A (en) | Wave form signal generating apparatus | |
| US5321198A (en) | Tone signal generator utilizing ancillary memories for electronic musical instrument | |
| JP2785531B2 (ja) | 電子楽器 | |
| JPS5915296A (ja) | 電子楽器 | |
| JPS59137997A (ja) | 波形メモリ読出し方式 | |
| US5208415A (en) | Fluctuation generator for use in electronic musical instrument | |
| JPH07325581A (ja) | 楽音発生装置 | |
| JPS5913296A (ja) | 電子楽器 | |
| JPS5975294A (ja) | 楽音合成装置 | |
| JP3178036B2 (ja) | 信号処理装置 | |
| JP3180351B2 (ja) | エフェクト装置 | |
| US4903564A (en) | Musical tone waveform producing apparatus for electronic musical instrument | |
| JP3116447B2 (ja) | デジタル信号処理プロセッサ | |
| JPS63172196A (ja) | 電子楽器 | |
| JPH03204695A (ja) | 楽音合成装置 | |
| JPS5913298A (ja) | 電子楽器 | |
| JPH043556B2 (ja) | ||
| JPS5913297A (ja) | 電子楽器 | |
| JP3116381B2 (ja) | 楽音波形圧縮方法 | |
| JP3136735B2 (ja) | 効果付加装置 | |
| JPS6042797A (ja) | 電子楽器 | |
| JPS6145295A (ja) | エンベロ−プ制御方式 | |
| JPS6365495A (ja) | 電子楽器におけるエンベロ−プ発生器 | |
| JPS63261395A (ja) | 電子楽器 | |
| JPH04204897A (ja) | エフェクト装置 |