JPS59150346A - 極大極小検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は与えられた信号の時間的変化に伴う極大と極小
の発生およびその大きさを高速度で検出する極大極小検
出回路に関する。

〔発明の技術的背景とその問題点〕

例えば、機械系の疲労解析においては、第１図に示すよ
うな複雑な波形の極大と極小の発生とその大きさを検出
する必要がある。図において、Ｐ　１　　ｒ　Ｐｓ　　
＋　ｐｓ　　ｅ　Ｐ７　　ｅ　Ｐ９は極大点を示し、Ｐ
！　　ｔＰ４　　ｙＰ６　　＊Ｐａは極小点を示す。

従来、このような極大、極小の検出は計算機のプログラ
ムによって行なわれていたが、例えば、実機の実動状□
態における疲労解析のように、一度に大量のデータが計
−機に入力されるような場合には、プログラムの処理速
度がこれに追従できず、満足に極大極小の検出ができな
い欠点があった◇同、゛従来技術において、演算増幅器
、ダイオード、コンデンサなどを組み合わせたいわゆる
ピークホールド回路があるが、これは第２図に示すよう
に、過去に発生した極値よシ大きい極値のみを出力する
ものである。とれに対し、疲労解析に要求されている極
大極小検出回路の出力特性は、第３図に示すように過去
に発生した極値とは無関係に波形の特異点によって極値
を検出することでめるＯ 〔発明の目的〕 本発明はこの点に鑑み、与えられた信号の極大と極小の
発生とその大きさを高速度で検出し得る極大極小検出回
路を提供することを目的とする。

〔発明の概要〕

本発明は、入力信号をサンプリングして得られるデータ
を順次２個のレジスタに記憶し、その２つのサンプルデ
ータを順次比較し、その大小に応じて順次２個の７リツ
プフロツプをセット、リセットすることによシ、入力信
号の勾配の変化を調べ、その極大極小を判別するように
したξとを特徴とするものである。

〔発明の実施例〕

以下、本発明を図面に示す実１４列に基づいて説明する
。

第４図において、１は処理中のデータを一時保存するレ
ジスタ、２は処理中のデータのひとつ前のデータを一時
保存するレジスタ、３は減算器、４は複数のスイッチで
構成された設定器、５，７は数値の大小を比較する比較
器、６，８はう、チ、９．１０はフリップフロップ回路
、１１は２進数を１０進数に変換するデコーダ、１２は
ダート回路、１３はＯＲ回路、１４はインバーｐ、１５
〜１８は廚り回路、１９はデータの入力パス、２゜は検
出された極値の出方パス、２１．２２は極大または極小
を識別する出方信号線である。

次に、その動作を説明する。本発明による極大極小検出
回路には、第５図に示すような時系列化されたディジタ
ル量８１，８２，８３・・・カ入カされる。このよりな
ｒ−夕は一般に知られているアナログからディジタルへ
変換する装置の出方データとして容易に得られるもので
ある。以下の説明においては、このよう々データをサン
プルデータと呼ぶ。

第４図において、サンプルデータが入力されると、レジ
スタ１のクロック入力端子にパルスを与えてこのデータ
を保持する。次に、減算器３にてレジスタ１の値（被減
数）とレジスタ２の値（減数）の減算を行ない、減算結
果の絶対値が設定器４の設定値Ｍよシ小さいか又は等し
い時は比較器５の出力端子Ａ−Ｂ≦Ｍが論理“Ｈ″とな
シ、減算結果の絶対値が設定器４の設定値よシ大きい時
は出力端子Ａ’−Ｂ）Ｍが論理＠Ｈ＃となる◇この坑較
結果はラッチ６で保持される。

この比較器５の動作は本発明による極大極小検出回路を
安定に作動させるために不可欠なものである。即ち、前
にも述べたようにサンプルデータはアナログからディジ
タルへ変換する装置で作られることが多いが、この変換
データは一般に電源変動やノイズなどによって最小位ビ
ットから１〜２ビツト目は常時変化していることが多い
。比較器５はサンプルデータに含まれるこのようなノイ
ズ性の変化を検出すると、インバータ１４の出力を論理
“Ｌ′とし、その後の極大極小検出回路の動作を阻止す
るものである。

さて、比較器５の動作終了後、比較器７によシレジスタ
１の値とレジスタ２の値の大小の比較を行ない、レジス
タ１の値がレジスタ２の値よシ大きい時は比較器７の出
力端子Ａ）Ｂを論理”Ｈ”とし、レジスタ１の値がレジ
スタ２の値に等しい時は出力端子Ａ＝Ｂを論理＠Ｈ１と
し、レジスタ１の値がレジスタ２の値よシ小さい時は出
力端子Ａ（Ｂ、を論理＠Ｈ＃とする。この比較結果は２
゜テ８で保持される。

次に、フリップ７０．ｆ回路９のクロック入力端子にパ
ルスを与えるが、このとき比較器７の出力端子Ａ＞Ｂが
一ビの時はフリップフロップ回路９がセット状態となシ
、比較器７の出方端子Ａ（Ｂが論理″ＩＨ＃の時は７す
ｙ　ｆ　７０ツブ回路９がリセット状態となる。更に、
フリップフロップ回路１０のクロック入力端子に／９ル
スを与え、フリップフロップ回路９の内容を７リツプ７
０゜プ回路１０に転送する。

向、比較器７の出力端子Ａ＝Ｂが論理＠　Ｈｊの時およ
び比較器５の出力端子Ａ−Ｂ≦Ｍが論理＠Ｈ“の時は、
インバータ１４の出方即ちＡＮＤ回路１５．１６の一方
の入力が論理″″Ｌ＃となるため、前記フリ、ｆフロッ
プ回路９および７す、ｆフロップ１０の動作は阻止され
る。

最後に、レジスタ２のクロック入力端子にパルスを与え
てレジスタ１の内容をレジスタ２に転送し、次のサンプ
ルデータの入力を待機する。

本発明による極大極小検出回路は、以上説明した一連の
動作をサンプルデータの入力毎に実行する。ここで、両
フリッグフロッデ回路９，１０の内容に注目すると、フ
リップフロッグ回路９，１０が共にセットの状態はサン
グルデータが正の勾配で変化していることを示し、共に
リセットの状態はサンプルデータが負の勾配で変化して
いることを示している。しかも、フリップフロッグ回路
１０の内容は常に順序回路のひとつ前の状態のフリップ
フロッグ回路９の内容が保持されている。

一方、第１図を見ると明らかなように、極大の発生は信
号の勾配が正から負に変化する点でラシ、極小の発生は
信号の勾配が負から正に変化する点であるから、フリッ
プフロップ回路９とフリップフロップ回路１０の状態を
調べることによって極大と極小の発生を検出することが
できる。これをまとめたのが第６図である。

従って、フリップフロップ回路９のクロック入力端子に
ｉ４ルスを与えた後のフリップフロッグ回路９とフリッ
プフロップ回路１０の出力をデコーダ１１に与えると、
極大発生の時はデコーダ１１の出力端子１が論理＠Ｈ′
となシ、極小発生の時はデコーダ１１の出力端子２が論
理′Ｈ″となる０また、この時の極値は順序回路のひと
つ前の状態テ入力されたサンプルデータであるから、レ
ジスタ２に接続されたダート回路１２を開くことによシ
、出力信号パス２０上に極値を出力することができる。

この゛とき、極大の時は出力信号ｌ５２１が論理″″Ｈ
”となシ、極小の時は出力信号線２２が論理１Ｈ”とな
る。

〔発明の効果〕

以上のように本発明によれ・ば、与えられた信号の極大
値と極小値を順序回路によって検°出するようにしたの
で、近年の高速度化されたディジタルＩＣを使用するこ
とによシ、動作速度の速い極大極小検出回路を実現する
ことができる。この結果、本発明の極大極小検出回路に
よシ検出された極値を計算機へ与えるように構成すると
、計算機が処理するデータ量を著しく減少させることが
できるため、安価な汎用計算機を用いて実機の実動状態
における疲労解析の要求に答えることができるようにな
る。

【図面の簡単な説明】

ｍ１図は極大極小を説明するだめの波形図、第２図は従
来のピークホールド回路の出力波形図、第３図は疲労解
析に適用される極大と極小を表わすパターン図、第４図
は本発明の一実施列を示す極大極小検出回路のプロ、り
図、第５図は本発明の極大極小検出回路に入力される入
力信号のパター７図、第６図はフリップフロップの状態
とサンプルデータ群の状態の関係図である。 １．２・・・レジスタ、３・・・減算器、４・・・設定
器、５．７・・・比較器、６，８・・・う、チ、９．１
０・・・フリップフロ２ゾ回路、１１・・・デコーダ、
１２・・・ダート、１３・・・ＯＲ回路、１４・・・イ
ンバータ、１５〜１８・・・ＡＮＤ回路、１９・・・入
力データパス、２０・・・出力データバス。

Claims (1)

【特許請求の範囲】
1. 入力信号の時間的変化に伴う極大と極小の発生と、その
   大きさを検出する極大極小検出回路において、前記入力
   信号をサンプリングして得られるデータをその発生順に
   順次記憶する２個のレジスタと、前記サンプリング毎に
   前記２個のレジスタの値を順次比較する比較器と、この
   比較器での比較結果を順次記憶する２個の７リツプフロ
   ツプとを備え、この２個の７リツプフロツゾの状態変化
   から前記入力信号の極大、極小を判別し、そのときの極
   値を前記レジスタよシ取シ出すことを特徴とする極大極
   小検出回路。