JPS5914784Y2 - パツケ−ジテスタ - Google Patents
パツケ−ジテスタInfo
- Publication number
- JPS5914784Y2 JPS5914784Y2 JP9879678U JP9879678U JPS5914784Y2 JP S5914784 Y2 JPS5914784 Y2 JP S5914784Y2 JP 9879678 U JP9879678 U JP 9879678U JP 9879678 U JP9879678 U JP 9879678U JP S5914784 Y2 JPS5914784 Y2 JP S5914784Y2
- Authority
- JP
- Japan
- Prior art keywords
- package
- gate
- output
- exclusive
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案は、良品基準パッケージとの比較方式によるテ゛
イジタルパッケージテスタに関する。
イジタルパッケージテスタに関する。
従来、この種のパッケージテスタの出力信号判定回路は
、第１図に示すように、被検査パッケージの出力接続用
端子Ｘを２人力ゲートを有するエクスクル−シブオア１
の一方の入力ゲート２へ接続し、良品基準パッケージの
対応する出力接続用端子Ｒを他方の人力ゲート３へ接続
し、エクスクル−シブオア１の出力端子４を２人力アン
ドゲート５の一方の入力ゲート６と接続し、他方の入力
ゲート７にチェックパルス８を加え、アンドゲート５の
出力端子９とフリップフロップ１ｏのセット端子１１を
接続す、る構成により、両パッケージの入力端子に同一
信号を加えて動作させ、第２図に示す被検査パッケージ
の出力信号波形１と良品基準パッケージの出力信号波形
２とをエクスクル−シブオア１により論理比較し、その
時の出力波形３において、波形１，２の位相ずれｔ、に
より生ずる２つの論理“１”の間に位相を選んでチェッ
クパルス４を挿入し３と４の論理積の出力波形５により
被試験パッケージの良、不良を判定していた。
、第１図に示すように、被検査パッケージの出力接続用
端子Ｘを２人力ゲートを有するエクスクル−シブオア１
の一方の入力ゲート２へ接続し、良品基準パッケージの
対応する出力接続用端子Ｒを他方の人力ゲート３へ接続
し、エクスクル−シブオア１の出力端子４を２人力アン
ドゲート５の一方の入力ゲート６と接続し、他方の入力
ゲート７にチェックパルス８を加え、アンドゲート５の
出力端子９とフリップフロップ１ｏのセット端子１１を
接続す、る構成により、両パッケージの入力端子に同一
信号を加えて動作させ、第２図に示す被検査パッケージ
の出力信号波形１と良品基準パッケージの出力信号波形
２とをエクスクル−シブオア１により論理比較し、その
時の出力波形３において、波形１，２の位相ずれｔ、に
より生ずる２つの論理“１”の間に位相を選んでチェッ
クパルス４を挿入し３と４の論理積の出力波形５により
被試験パッケージの良、不良を判定していた。
すなわちパッケージが良品の場合には、第２図５のごと
く論理積の波形は、論理“Ｏ”のままであり、不良の時
には第３図の５のごとく “１”となる。
く論理積の波形は、論理“Ｏ”のままであり、不良の時
には第３図の５のごとく “１”となる。
従って論理“１°゛が成立した時には、第１図のアンド
ゲート９に接続されたフリップフロップ１０がセットさ
れることにより、第２図および゛第３図の６のごとくフ
リップフロップの出力状態の相違を生じ出力端子Ｘの良
否識別ができる。
ゲート９に接続されたフリップフロップ１０がセットさ
れることにより、第２図および゛第３図の６のごとくフ
リップフロップの出力状態の相違を生じ出力端子Ｘの良
否識別ができる。
一般にパッケージは多くの出力端子を有しているので第
１図のような回路をパッケージの出力端子数と同数個持
ち、共通のチェックパルスをそれぞれの回路に加えるこ
とにより、パッケージのテストを行なっている。
１図のような回路をパッケージの出力端子数と同数個持
ち、共通のチェックパルスをそれぞれの回路に加えるこ
とにより、パッケージのテストを行なっている。
しかしながらこの方式では、この共通のチェックパルス
の位置を決める際に検査すべきパッケージの全出力端子
の信号波形の位相のうちで、最も遅い位相にあわせて遅
らせる必要があった。
の位置を決める際に検査すべきパッケージの全出力端子
の信号波形の位相のうちで、最も遅い位相にあわせて遅
らせる必要があった。
パッケージの出力するパルスの位オ用よパッケージ内部
で直列につながった論理素子の種類や段数により各出力
端子で異なってくるがらである。
で直列につながった論理素子の種類や段数により各出力
端子で異なってくるがらである。
このように全ての出力信号のうちで一番遅い位相にあわ
せた位置にチェックパルスを加える方法による従来のパ
ッケージテスタでは各出力端子ごとのパルスの立上りや
立下り、伝播遅れ等を含めたパッケージの動特性テスト
が不可能であるという欠点があった。
せた位置にチェックパルスを加える方法による従来のパ
ッケージテスタでは各出力端子ごとのパルスの立上りや
立下り、伝播遅れ等を含めたパッケージの動特性テスト
が不可能であるという欠点があった。
本考案の目的は、被試験パッケージを実際に使用する速
度またはそれ以上の速度での余裕テスト等での動特性テ
ストを可能とすることにある。
度またはそれ以上の速度での余裕テスト等での動特性テ
ストを可能とすることにある。
特にクロックを使わない非同期方式の論理パッケージや
位相エラーの厳しいＰＣＭ用パッケージのテスト等にお
いてパッケージの各出力端子の立上りや立下り、伝播遅
れ等を含めたパッケージの動特性をテスト可能とするこ
とにある。
位相エラーの厳しいＰＣＭ用パッケージのテスト等にお
いてパッケージの各出力端子の立上りや立下り、伝播遅
れ等を含めたパッケージの動特性をテスト可能とするこ
とにある。
本考案によれば、良品基準パッケージとの比較方式によ
るパッケージテスタにおいて、２人力エクスクルーシブ
オアと遅延要素と２人力アンドゲートとから構成され、
前記良品基準パッケージと前記被検査パッケージの出力
信号を前記２人力エクスクルーシブオアの２つの入力ゲ
ートへそれぞれ接続し、前記２人力エクスクルーシブオ
アの出力端子を前記２人力アンドゲートの一方の入力ゲ
ートへ接続するとともに前記遅延要素の入力端子に接続
し、前記遅延要素の出力端子を前記２人力アンドゲート
の他方のゲートへ接続したことを特徴とするパッケージ
テスタが得られる。
るパッケージテスタにおいて、２人力エクスクルーシブ
オアと遅延要素と２人力アンドゲートとから構成され、
前記良品基準パッケージと前記被検査パッケージの出力
信号を前記２人力エクスクルーシブオアの２つの入力ゲ
ートへそれぞれ接続し、前記２人力エクスクルーシブオ
アの出力端子を前記２人力アンドゲートの一方の入力ゲ
ートへ接続するとともに前記遅延要素の入力端子に接続
し、前記遅延要素の出力端子を前記２人力アンドゲート
の他方のゲートへ接続したことを特徴とするパッケージ
テスタが得られる。
本考案の実施例を第４図を参照して説明する。
被検査パッケージの出力接続用端子Ｘを２人力ゲートを
有するエクスクル−シブオア４１の一方の入力ゲート４
２へ接続し、良品基準パッケージの対応する出力接続用
端子Ｒを他方の人力ゲート４３へ接続し、エクスクル−
シブオア４１の出力端子４４を２人力アンドゲート４５
の一方の入力ゲート４６と接続するとともにインバータ
５２．５３を直列に通して他方の入力ゲート４７へ接続
し、アンドゲート４５の出力端子４９をフリップフロッ
プのセット端子５１へ接続する。
有するエクスクル−シブオア４１の一方の入力ゲート４
２へ接続し、良品基準パッケージの対応する出力接続用
端子Ｒを他方の人力ゲート４３へ接続し、エクスクル−
シブオア４１の出力端子４４を２人力アンドゲート４５
の一方の入力ゲート４６と接続するとともにインバータ
５２．５３を直列に通して他方の入力ゲート４７へ接続
し、アンドゲート４５の出力端子４９をフリップフロッ
プのセット端子５１へ接続する。
この時インバータ５２． ５３は遅延時間Ｔｄを持った
遅延要素として働く。
遅延要素として働く。
ここでＴｄの値は良品基準パッケージに対して許される
被検査パッケージの位相ずれの許容範囲となる。
被検査パッケージの位相ずれの許容範囲となる。
第５図および第６図に良品基準パッケージと被検査パッ
ケージの位相差ＴφがＴφ≦Ｔｄの場合とＴｄ＞Ｔｄの
場合に分けてそれぞれ説明する。
ケージの位相差ＴφがＴφ≦Ｔｄの場合とＴｄ＞Ｔｄの
場合に分けてそれぞれ説明する。
Ｔφ≦Ｔｄの時は、エクスクル−シブオア４１によって
得られる両パッケージ間の位相差Ｔφに一致した波形第
５図ａに対して遅延要素５２． ５３を通った波形はＴ
ｄ遅れてｂのごとくなる。
得られる両パッケージ間の位相差Ｔφに一致した波形第
５図ａに対して遅延要素５２． ５３を通った波形はＴ
ｄ遅れてｂのごとくなる。
この図がられかるようにＴφ≦Ｔｄの場合には、ａとｂ
が同時に論理“１゛が成立することはなくａとｂを人力
したアンド４５の出力波形Ｃは、論理“０゛のままであ
り、従ってフリップフロップ５０の出力ｄも変化しない
。
が同時に論理“１゛が成立することはなくａとｂを人力
したアンド４５の出力波形Ｃは、論理“０゛のままであ
り、従ってフリップフロップ５０の出力ｄも変化しない
。
ところがＴｄ＞Ｔｄの時には、第６図ａに示すごとくエ
クスクル−シブオア４１の出力は、第５図のａに比べ論
理“１“の時間が長くなり、この波形を遅延させた波形
第６図すとの位相関係において同一時間に両方とも１゛
となる部分が生じる。
クスクル−シブオア４１の出力は、第５図のａに比べ論
理“１“の時間が長くなり、この波形を遅延させた波形
第６図すとの位相関係において同一時間に両方とも１゛
となる部分が生じる。
従ってａ， ｌ）の論理積は０図のように論理“１パ
を生じるようになり、フリップフロップ は、この論理“１“の入力によりセットされ、第６図ｄ
のごとくなる。
を生じるようになり、フリップフロップ は、この論理“１“の入力によりセットされ、第６図ｄ
のごとくなる。
このように被検査パッケージの出力と良品基準パッケー
ジの出力との間の位相ずれＴｄが許容範囲Ｔｄの範囲内
が範囲外かにより第５図および第６図の各ｄのごとくフ
リップフロップの出力変化となって現われパッケージの
良品判別が可能となる。
ジの出力との間の位相ずれＴｄが許容範囲Ｔｄの範囲内
が範囲外かにより第５図および第６図の各ｄのごとくフ
リップフロップの出力変化となって現われパッケージの
良品判別が可能となる。
以上説明したように、本考案の判定回路を用いれば、従
来のチェックパルスによるストローブ方式では不可能で
あったパッケージ内部のデバイスの立上りや立下りおよ
び伝播時間等に起因するパッケージの動特性まで含めて
テストをすることが可能となり、この時自己のパッケー
ジの出力端子間の位相の相違に関係なくテストすること
が可能である。
来のチェックパルスによるストローブ方式では不可能で
あったパッケージ内部のデバイスの立上りや立下りおよ
び伝播時間等に起因するパッケージの動特性まで含めて
テストをすることが可能となり、この時自己のパッケー
ジの出力端子間の位相の相違に関係なくテストすること
が可能である。
まためんどうなストローブパルスの幅や発生タイミング
を考慮する必要がなく、１ピン当りの回路が簡単なので
多ピンパツケージテスタの実現に経済的に有利である。
を考慮する必要がなく、１ピン当りの回路が簡単なので
多ピンパツケージテスタの実現に経済的に有利である。
第１図は従来の判定回路、第２図および゛第３図はそれ
ぞれ従来回路による被板査パッケージが良品および゛不
良品の場合のタイミングチャート、第４図は本考案の一
実施例、第５図および第６図はそれぞれ本考案回路によ
る被検査パッケージの良品および不良品の場合のタイミ
ングチャートを示す。 なお図において、Ｘは被検査パッケージの接続端子、Ｒ
は良品基準パッケージの接続端子、４１は２人力エクス
クルーシブオア、４２および４３はそのゲート、４４は
その出力、４５は２人カアンドゲート、４６．４７はそ
の入力ゲート、４９はアンドの出力、５０はフリップフ
ロップ 子であり、５２， ５３はインバータで遅延要素として
働く。
ぞれ従来回路による被板査パッケージが良品および゛不
良品の場合のタイミングチャート、第４図は本考案の一
実施例、第５図および第６図はそれぞれ本考案回路によ
る被検査パッケージの良品および不良品の場合のタイミ
ングチャートを示す。 なお図において、Ｘは被検査パッケージの接続端子、Ｒ
は良品基準パッケージの接続端子、４１は２人力エクス
クルーシブオア、４２および４３はそのゲート、４４は
その出力、４５は２人カアンドゲート、４６．４７はそ
の入力ゲート、４９はアンドの出力、５０はフリップフ
ロップ 子であり、５２， ５３はインバータで遅延要素として
働く。
Claims (1)
- 被試験パッケージと良品基準パッケージとの論理比較方
式によるパッケージテスタにおいて良品及び被試験パッ
ケージの各々の出力ピンごとに、２人力エクスクルーシ
ブオアと遅延要素と２人力アンドゲートとから構成され
、前記良品基準パッケージと前記被検査パッケージの出
力信号を前記２人力エクスクルーシブオアの２つの入力
ゲートへそれぞれ接続し、前記２人力エクスクルーシブ
オアの出力端子を前記２人力アンドゲートの一方の入力
ゲートへ接続するとともに前記遅延要素の入力端子に接
続し、前記遅延要素の出力端子を前記２人力アンドゲー
トの他方のゲートへ接続したことを特徴とするパッケー
ジテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9879678U JPS5914784Y2 (ja) | 1978-07-17 | 1978-07-17 | パツケ−ジテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9879678U JPS5914784Y2 (ja) | 1978-07-17 | 1978-07-17 | パツケ−ジテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5514589U JPS5514589U (ja) | 1980-01-30 |
| JPS5914784Y2 true JPS5914784Y2 (ja) | 1984-05-01 |
Family
ID=29034905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9879678U Expired JPS5914784Y2 (ja) | 1978-07-17 | 1978-07-17 | パツケ−ジテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914784Y2 (ja) |
-
1978
- 1978-07-17 JP JP9879678U patent/JPS5914784Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5514589U (ja) | 1980-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100237504B1 (ko) | 프로세스 모니터링 회로 및 그 모니터링 방법 | |
| US4146835A (en) | Testing the differential response times of a plurality of circuits | |
| JP2871291B2 (ja) | 論理集積回路 | |
| JPH01502534A (ja) | ３―状態回路試験装置 | |
| JPS5914784Y2 (ja) | パツケ−ジテスタ | |
| US4082218A (en) | Potential failure detecting circuit having improved means for detecting transitions in short duration signals | |
| US5754063A (en) | Method and apparatus to measure internal node timing | |
| US4090191A (en) | Counting circuit system for time-to-digital converter | |
| JPS638612B2 (ja) | ||
| JP3058130B2 (ja) | 高速半導体集積回路装置のテスト回路 | |
| JP2591849B2 (ja) | テスト回路 | |
| US4017794A (en) | Circuit for measuring time differences among events | |
| KR100731796B1 (ko) | 반도체장치, 반도체장치의 시험방법 및 반도체장치의시험장치 | |
| JPH0352692B2 (ja) | ||
| JP4657825B2 (ja) | 半導体装置のインタフェース回路及び測定方法 | |
| JPH03101245A (ja) | 半導体集積回路装置とその製造方法 | |
| JPS61189472A (ja) | 集積回路の試験法 | |
| JPH0325880B2 (ja) | ||
| JPS6236320B2 (ja) | ||
| JP3698269B2 (ja) | Ｌｓｉのディレイ測定方法 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH0254625A (ja) | ミラー型ｄ／ａ変換器 | |
| JPS6079279A (ja) | 集積回路の試験回路 | |
| JPS61149871A (ja) | 半導体集積回路 | |
| JPS63186162A (ja) | Ｌｓｉの遅延時間試験方式 |