JPS59142652A - 経過時刻管理方式 - Google Patents
経過時刻管理方式Info
- Publication number
- JPS59142652A JPS59142652A JP58015646A JP1564683A JPS59142652A JP S59142652 A JPS59142652 A JP S59142652A JP 58015646 A JP58015646 A JP 58015646A JP 1564683 A JP1564683 A JP 1564683A JP S59142652 A JPS59142652 A JP S59142652A
- Authority
- JP
- Japan
- Prior art keywords
- time
- value
- result
- register
- elapsed time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は中央処理装置における内部時間管理方式に関す
る。
る。
従来技術
従来、内部時間を管理する方法として、クロック毎に主
記憶内の経過時刻値をデクリメントし、結果が零となる
と、予め宇めた初期値を経過時刻値とすることにより、
内部時間を管理してきている。しかしながら、中央処理
装置は通常の命令を実行しながら、クロックが発生する
度に次の命令実行に入らず上記に述べたような時間管理
処理を行うため、命令の最大実行時間に比較して十分長
い時間周期を持つクロックを採用せざるを得ない。
記憶内の経過時刻値をデクリメントし、結果が零となる
と、予め宇めた初期値を経過時刻値とすることにより、
内部時間を管理してきている。しかしながら、中央処理
装置は通常の命令を実行しながら、クロックが発生する
度に次の命令実行に入らず上記に述べたような時間管理
処理を行うため、命令の最大実行時間に比較して十分長
い時間周期を持つクロックを採用せざるを得ない。
もし命令の最大実行時間よシ短い時間周期のクロックを
設定すると正確な内部時間管理ができなくなるという欠
点がある。
設定すると正確な内部時間管理ができなくなるという欠
点がある。
発明の目的
本発明の目的は、命令の実行時間よ如短い時間周期のク
ロックを採用しても正確な内部時間管理が行なえ、かつ
精度の高い内部時間表示を可能にした経過時刻管理方式
を提供することにある。
ロックを採用しても正確な内部時間管理が行なえ、かつ
精度の高い内部時間表示を可能にした経過時刻管理方式
を提供することにある。
発明の構成
本発明の方式は、クロック数をカウントしその結果を読
みと９カウント内容をリセットする手段を持つ中央処理
装置において、主記憶から読み出された経過時刻値から
カウント値を減算し、結果が正であればその結果を主記
憶に戻し、零又は負であれば予め設定された初期値を結
果が正となるまで加算しその結果を新経過時刻値とし、
上記加算回数を主記憶内の割込み回数値に加えることを
特徴とする。
みと９カウント内容をリセットする手段を持つ中央処理
装置において、主記憶から読み出された経過時刻値から
カウント値を減算し、結果が正であればその結果を主記
憶に戻し、零又は負であれば予め設定された初期値を結
果が正となるまで加算しその結果を新経過時刻値とし、
上記加算回数を主記憶内の割込み回数値に加えることを
特徴とする。
発明の実施例
次に本発明のについて図面を参照しながら詳細に説明す
る。
る。
情報処理システムにおいて、与えられたプログラムを実
行演算する他に、プログラム・タスクを予定した時間後
に実行開始したシ、実行時間を表示する等の時間管理を
行う必要がある。
行演算する他に、プログラム・タスクを予定した時間後
に実行開始したシ、実行時間を表示する等の時間管理を
行う必要がある。
この時間の計時は経過時刻値として、主記憶上の１０ケ
ージ曹ンに格納され、中央処理装置（以下ＣＰＵ）が一
定時間間隔で経過時刻値を減数（または増数）すること
により実現できる。このとき、通常の命令の実行は停止
または延期され、上記処理が終了すると、再び命令実行
を行う方式をとるのが普通である。このようなりステム
では、実行時間の長い命令を処理しているとき、上記経
過時刻値の更新ができない。カウンタを設け、命令実行
中においても、更新数をカウントできれば、正確な時間
を計時することが可能となる。第１図に本発明の実施例
を示し、以下に説明する。経過時刻値を更新させるトリ
ガとなるクロック１０はカウンタ３に対し、内容を計数
させる。カウンタ３の出力１１は内容を表示する。ＣＰ
Ｕの動作に於いて、制御記憶回路１１０（以下Ｃ８）は
、ファームウェアと呼ばれるマイクロ制御プログラムが
格納されておシ、その出力は制御記憶レジスタ１１１（
以下Ｃ３Ｒ）に一時的にセットされる。
ージ曹ンに格納され、中央処理装置（以下ＣＰＵ）が一
定時間間隔で経過時刻値を減数（または増数）すること
により実現できる。このとき、通常の命令の実行は停止
または延期され、上記処理が終了すると、再び命令実行
を行う方式をとるのが普通である。このようなりステム
では、実行時間の長い命令を処理しているとき、上記経
過時刻値の更新ができない。カウンタを設け、命令実行
中においても、更新数をカウントできれば、正確な時間
を計時することが可能となる。第１図に本発明の実施例
を示し、以下に説明する。経過時刻値を更新させるトリ
ガとなるクロック１０はカウンタ３に対し、内容を計数
させる。カウンタ３の出力１１は内容を表示する。ＣＰ
Ｕの動作に於いて、制御記憶回路１１０（以下Ｃ８）は
、ファームウェアと呼ばれるマイクロ制御プログラムが
格納されておシ、その出力は制御記憶レジスタ１１１（
以下Ｃ３Ｒ）に一時的にセットされる。
ＣＡＢ、の出力は２個のフィールドに分けられ、第１の
フィールドは、ＣＰＵＩの各回路を制御する情報を有す
る。これは通常デコード回路１１２によシフイールドパ
ターンを解析し、各回路への制御信号１１４を生成する
。図では制御信号は極めて省略された形で表現している
。Ｃ３Ｒ１１１の第２のフィールドはファームウェアの
シーケンス制御として、次の０８アドレスを作成するシ
ーケンス回路１１３に入力し、ＣＰＵの各回路から送ら
れてくる情報を判別し、次のＣＳアドレスを生成する。
フィールドは、ＣＰＵＩの各回路を制御する情報を有す
る。これは通常デコード回路１１２によシフイールドパ
ターンを解析し、各回路への制御信号１１４を生成する
。図では制御信号は極めて省略された形で表現している
。Ｃ３Ｒ１１１の第２のフィールドはファームウェアの
シーケンス制御として、次の０８アドレスを作成するシ
ーケンス回路１１３に入力し、ＣＰＵの各回路から送ら
れてくる情報を判別し、次のＣＳアドレスを生成する。
ＣＰＵＩはソフトウェア命令を実行し、次の命令の実行
に入る前に、カウンタ３の内容が１以上か否かチェック
する。本実施例では、オール０検出回路１２によシ、カ
ウント内容がオール０でないとき、シーケンス回路１１
３を動作させてファームウェアを時刻管理のルーチンに
ブランチさせる。すなわち、カウント内容が０ならば次
のソフトウェア命令を実行し、もし、カウント内容が１
以上ならば、クロックが発生したことが認識できＣＰＵ
は時刻管理動作を開始する。
に入る前に、カウンタ３の内容が１以上か否かチェック
する。本実施例では、オール０検出回路１２によシ、カ
ウント内容がオール０でないとき、シーケンス回路１１
３を動作させてファームウェアを時刻管理のルーチンに
ブランチさせる。すなわち、カウント内容が０ならば次
のソフトウェア命令を実行し、もし、カウント内容が１
以上ならば、クロックが発生したことが認識できＣＰＵ
は時刻管理動作を開始する。
第１のステップとして、主記憶アドレスレジス５−
タ１００（以下ＡＤＲ）に主記憶上の経過時刻値格納ア
ドレスをセットする。主記憶は指示さ扛たアドレスに基
づいて経過時刻値をＣＰＵに出力する。読出さ扛たデー
タはレジスタ１０８に蓄えられる。
ドレスをセットする。主記憶は指示さ扛たアドレスに基
づいて経過時刻値をＣＰＵに出力する。読出さ扛たデー
タはレジスタ１０８に蓄えられる。
第２のステップとして、制御記憶１１０は、セレクタ１
０５がレジスタ１０１を選択し、セレクタ１０６がカウ
ンタ３の出力を選択するように制御し、かつ演算回路１
０４（以下ＡＬＵ）にセレクタ１０５からセレクタ１０
６の出力を減算指定し、結果をレジスタ１０３にセット
する。すなわち、経過時刻値からカウント値を減算し、
結果をレジスタ１０３にセットする。同時に結果の正負
を示す信号２０３が７−タンス回路に入シ、次のファー
ムウェア命令を指定する。もし、正であれば第３のステ
ップへ進み、零または負であれば第４のステップへ進む
。カウンタ３は次のクロック入力に備えリセットされる
。
０５がレジスタ１０１を選択し、セレクタ１０６がカウ
ンタ３の出力を選択するように制御し、かつ演算回路１
０４（以下ＡＬＵ）にセレクタ１０５からセレクタ１０
６の出力を減算指定し、結果をレジスタ１０３にセット
する。すなわち、経過時刻値からカウント値を減算し、
結果をレジスタ１０３にセットする。同時に結果の正負
を示す信号２０３が７−タンス回路に入シ、次のファー
ムウェア命令を指定する。もし、正であれば第３のステ
ップへ進み、零または負であれば第４のステップへ進む
。カウンタ３は次のクロック入力に備えリセットされる
。
第３のステップとして、上記結果が正であるので、セレ
クタ１０８はレジスタ１０３を選択し、６− レジスタ１０３の内容は新しい経過時刻値として主記憶
に書込まれ１時刻管理動作は終了する。
クタ１０８はレジスタ１０３を選択し、６− レジスタ１０３の内容は新しい経過時刻値として主記憶
に書込まれ１時刻管理動作は終了する。
ソフトウェア命令の実行時間がクロックに対し十分短か
ければ、経過時刻値は−１さ扛ていくことになる。
ければ、経過時刻値は−１さ扛ていくことになる。
第４のステップとして、上記結果が零または負であるな
らば、ちょうど所定時間経過したかまたは所定時間を過
ぎてしまったことになる。したがって予め用意された初
期値を上記結果に加算すればその結果は、初期値と同じ
値（零の場合）か初期値から超過時間を差し引いた値（
負の場合）となる。
らば、ちょうど所定時間経過したかまたは所定時間を過
ぎてしまったことになる。したがって予め用意された初
期値を上記結果に加算すればその結果は、初期値と同じ
値（零の場合）か初期値から超過時間を差し引いた値（
負の場合）となる。
ここでセレクタ１０５がレジスタ１０３の出力を選択し
、セレクタ１０６が初期値の格納されているレジスタ１
０２を選択するようにし、ＡＬＵ１０４に肉入力の加算
を指示し、その結果をレジスタ１０３に格納すると同時
に加算回数カウンタ１０７を＋１する。この操作におい
て、ＡＬＵによる演算結果の正負を判定し、正ならばレ
ジスタ１０３が新しい経過時刻値を表わし、零又は負な
らば上記演算を結果が正になるまで繰返す。正になった
とき、加算回数カウンタは１以上であり、何回初期値を
通シ過ぎたかの回数を示している。
、セレクタ１０６が初期値の格納されているレジスタ１
０２を選択するようにし、ＡＬＵ１０４に肉入力の加算
を指示し、その結果をレジスタ１０３に格納すると同時
に加算回数カウンタ１０７を＋１する。この操作におい
て、ＡＬＵによる演算結果の正負を判定し、正ならばレ
ジスタ１０３が新しい経過時刻値を表わし、零又は負な
らば上記演算を結果が正になるまで繰返す。正になった
とき、加算回数カウンタは１以上であり、何回初期値を
通シ過ぎたかの回数を示している。
第５のステップとして、ファームウェアは、ＡＤＲｌｏ
ｏに経過補正値のアドレスを設定し、データを要求する
。読出された経過補正値は、レジスタ１０１に格納され
る。ここで制御線１１４はＡＬＵ１０４の入力として、
セレクタ１０５にレジスタ１０１を、かつセレクタ１０
６に加算回数カウンタ１０７を選択する。ＡＬＵに加算
演算を行わせることによシ両者が加算されその和がレジ
スタ１０３に格納される。このデータを新しい経過補正
値としてセレクタ１０８を通して主記憶に書込むことに
よシ上記補正値が更新される。
ｏに経過補正値のアドレスを設定し、データを要求する
。読出された経過補正値は、レジスタ１０１に格納され
る。ここで制御線１１４はＡＬＵ１０４の入力として、
セレクタ１０５にレジスタ１０１を、かつセレクタ１０
６に加算回数カウンタ１０７を選択する。ＡＬＵに加算
演算を行わせることによシ両者が加算されその和がレジ
スタ１０３に格納される。このデータを新しい経過補正
値としてセレクタ１０８を通して主記憶に書込むことに
よシ上記補正値が更新される。
モジ、このコンピュータシステムの時刻管理として、予
め定められた初期値が零となるとき、ソフトウェアに対
する割込み動作を発生し、ソフトウェアの時刻を管理す
るプログラムの実行を開始するものとすれば、経過補正
値の更新の前後の値の差が割込まれるべき回数を指して
いることになシ、さらに本プログラムの実行中にさらに
割込まれても絶対的な時間経過は正確に保持されること
を意味している。
め定められた初期値が零となるとき、ソフトウェアに対
する割込み動作を発生し、ソフトウェアの時刻を管理す
るプログラムの実行を開始するものとすれば、経過補正
値の更新の前後の値の差が割込まれるべき回数を指して
いることになシ、さらに本プログラムの実行中にさらに
割込まれても絶対的な時間経過は正確に保持されること
を意味している。
本実施例では、初期値をＣＰＵ内にあるレジスタに設定
しているが、主記憶上に持つことも可能であることは云
うまでもない。又、上記の演算その他の動作を７アーム
ウエアの１命令としても良いし、複数命令によって実行
されるとしても良い。
しているが、主記憶上に持つことも可能であることは云
うまでもない。又、上記の演算その他の動作を７アーム
ウエアの１命令としても良いし、複数命令によって実行
されるとしても良い。
第２図は、主記憶上の所定のロケ−７０ンに経過時刻値
３００と、経過補正値３０１が格納されている様子を図
示したものである。
３００と、経過補正値３０１が格納されている様子を図
示したものである。
発明の効果
本発明には、情報処理システムにカウンタを設けること
によシ正確な時間管理ができるという効果がある。
によシ正確な時間管理ができるという効果がある。
第１図は本発明の一実施例を示す図、および第２図は主
記憶上の経過時刻値および経過補正値の格納の形式を示
す図である。 ９− 第１図および第２図において、１・・・・・・ＣＰＵ。 ２・・・・・・主記憶、３・・・・・・カウンタ、１０
・・・・・・クロック信号、１１・・・・・・カウンタ
出力データ信号、１２・・・・・・カウンタオールＯチ
ェック回路、１００・・・・・・主記憶アドレスレジス
タ、１０１〜１０３・・・・・・レジスタ、１０４・・
・・・・演算回路（ＡＬＵ）、１０５゜１０６．１０８
・・・・・・セレクタ、１０７・・・・・・加算回数カ
ウンタ、１１０・・・・・・制御記憶、１１１・・・・
・・制御記憶レジスタ、１１２・・・・・・デコーダ、
１１３・・・・・・シーケンス回路、１１４・・・・・
・制御信号、２０３・・・・・・ＡＬＵ情報出力信号。 １０−
記憶上の経過時刻値および経過補正値の格納の形式を示
す図である。 ９− 第１図および第２図において、１・・・・・・ＣＰＵ。 ２・・・・・・主記憶、３・・・・・・カウンタ、１０
・・・・・・クロック信号、１１・・・・・・カウンタ
出力データ信号、１２・・・・・・カウンタオールＯチ
ェック回路、１００・・・・・・主記憶アドレスレジス
タ、１０１〜１０３・・・・・・レジスタ、１０４・・
・・・・演算回路（ＡＬＵ）、１０５゜１０６．１０８
・・・・・・セレクタ、１０７・・・・・・加算回数カ
ウンタ、１１０・・・・・・制御記憶、１１１・・・・
・・制御記憶レジスタ、１１２・・・・・・デコーダ、
１１３・・・・・・シーケンス回路、１１４・・・・・
・制御信号、２０３・・・・・・ＡＬＵ情報出力信号。 １０−
Claims (1)
- 【特許請求の範囲】 数千段の計数値を減算する減算手段と、この減算手段に
よる減算結果が正であるとこの結果値を新経過時刻値と
して前記記憶手段に戻す手段と、 前記減算結果が零または負であると前記結果値に予め定
めた初期値を零を除く正の値になるまで加算する加算手
段と、 この加算手段の加算結果および加算回数を前記記憶手段
に記憶する手段とを含むことを特徴とする経過時刻管理
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015646A JPS59142652A (ja) | 1983-02-02 | 1983-02-02 | 経過時刻管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015646A JPS59142652A (ja) | 1983-02-02 | 1983-02-02 | 経過時刻管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59142652A true JPS59142652A (ja) | 1984-08-15 |
Family
ID=11894475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015646A Pending JPS59142652A (ja) | 1983-02-02 | 1983-02-02 | 経過時刻管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59142652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136201A (ja) * | 1986-11-28 | 1988-06-08 | Meidensha Electric Mfg Co Ltd | シ−ケンサのタイマ処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5058962A (ja) * | 1973-09-26 | 1975-05-22 | ||
| JPS5111906A (ja) * | 1974-07-18 | 1976-01-30 | Tokyo Kaken Kk | Ichinenseishokubutsukara senisoosaishusuruhoho oyobi sochi |
| JPS5750054A (en) * | 1980-09-11 | 1982-03-24 | Nec Corp | Timer interruption controlling system |
-
1983
- 1983-02-02 JP JP58015646A patent/JPS59142652A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5058962A (ja) * | 1973-09-26 | 1975-05-22 | ||
| JPS5111906A (ja) * | 1974-07-18 | 1976-01-30 | Tokyo Kaken Kk | Ichinenseishokubutsukara senisoosaishusuruhoho oyobi sochi |
| JPS5750054A (en) * | 1980-09-11 | 1982-03-24 | Nec Corp | Timer interruption controlling system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136201A (ja) * | 1986-11-28 | 1988-06-08 | Meidensha Electric Mfg Co Ltd | シ−ケンサのタイマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0756892A (ja) | マスク付きベクトル演算器を持つ計算機 | |
| JP2806524B2 (ja) | ベクトル演算命令発行制御方法 | |
| EP0078916A1 (en) | Shared TOD clock modification bit | |
| JPS62115542A (ja) | 情報処理装置 | |
| CN115905040B (zh) | 计数器的处理方法、图形处理器、设备及存储介质 | |
| JPS59142652A (ja) | 経過時刻管理方式 | |
| JP2019101962A (ja) | 制御装置 | |
| JPS6035701B2 (ja) | 日付け情報処理装置 | |
| JPH03210643A (ja) | タスク実行時間測定方法 | |
| JP2716166B2 (ja) | 情報処理装置 | |
| JPH0222413B2 (ja) | ||
| JPS642980B2 (ja) | ||
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JPS586971B2 (ja) | 演算処理装置 | |
| JPS58166421A (ja) | 経過時刻管理方式 | |
| JPS5932821B2 (ja) | 情報処理装置 | |
| JP2674873B2 (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JPH03100726A (ja) | 計時型データ状態表示方法 | |
| JPS633328B2 (ja) | ||
| JPH0756766A (ja) | トレース装置 | |
| SU849218A1 (ru) | Устройство дл отладки программ | |
| JPH02236725A (ja) | 情報処理装置 | |
| JPH0666055B2 (ja) | ヒストリメモリの制御方式 | |
| JPH0827752B2 (ja) | 資源ステータス保持装置 | |
| JPS59189452A (ja) | デ−タ処理装置用キユ−構造 |