JPS59142474A - スイツチマトリツクス試験方式 - Google Patents

スイツチマトリツクス試験方式

Info

Publication number
JPS59142474A
JPS59142474A JP1696183A JP1696183A JPS59142474A JP S59142474 A JPS59142474 A JP S59142474A JP 1696183 A JP1696183 A JP 1696183A JP 1696183 A JP1696183 A JP 1696183A JP S59142474 A JPS59142474 A JP S59142474A
Authority
JP
Japan
Prior art keywords
switch matrix
contact
closing
contacts
closed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1696183A
Other languages
English (en)
Inventor
Koji Okazaki
岡崎 晃二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1696183A priority Critical patent/JPS59142474A/ja
Publication of JPS59142474A publication Critical patent/JPS59142474A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明はMXMのスイッチマトリックスの全交点の接点
の開閉の試験方法に係り高速に試験出来るスイッチマト
リックスの試験方式に関する。
(b)  従来技術と問題点 従来MXMのスイッチマトリックスの全交点の接点の開
閉試験を行う場合は下記に説明する方法で行っている。
該スイッチマトリックスの行方向(入側)++で表わし
列方向(出側)をjで表わすと(但しi、j==l〜M
)交点(i、j)の接点の開閉の試験を行なうには、例
えば1行の端子に信号を入力し、交点(+、j)の接点
を閉とし、1行の端子に接続された測定器により所定の
信号の到達を見る方法で、全交点の接点を順次閉とし゛
て行っている。この方法だと接点を閉とするステップ数
はM2回となり大規模なスイッチマトリックスの全交点
の接点の開閉の試験を行うには試験時間が長くなる欠点
がある。
(e)  発明の目的 本発明は上記の欠点に鑑み、MXMのスイッチマ) +
7ツクスの全交点の接点の開閉の試験を高速に行うこと
が出来るスイッチマトリックス試験方式の提供にある。
(d)  発明の構成 本発明は上記の目的を達成するために、MXM(俳し入
側出側弁端子番号を0〜M−1とする)のスイッチマト
リックスの入側のM個の端子に各々異号る信号を入力さ
せ、該スイッチマトリックスの交点の接点をステップ1
からステップM迄ステップもの場合(0,i)、(1,
i+1)・・・(M−1,i+M−1)で示すM個の交
点〔但しild数値1をMで割り商を整数で表わす場合
の余りでかつ1+α(但しα=0〜M−1)の値がM−
1を越えたら1越す炉に0から順次1づつ増加する値で
ある〕の接点を閉じ、出側のM個の端子に接続された測
定器により所定の信号の到達を見て該スイッチマトリッ
クスの全交点の接点の開閉の試験を行うことを特徴とす
る。
(e)  発明の実施例 以下本発明の1実施例につき図に従って説明する。
第1図は本発明の実施例で3×3のスイッチマトリック
スの場合の各ステップの交点の接点を閉とした状況を示
す図で、(A)はステップ1.(B)はステップ2.(
0はステップ3の状況を示す。
図中10.11.12は各々周波数の異なる発振器、2
0,21.22は周波数測定器を示す。
先づ3×3のスイッチマトリックスの入側及出側の端子
番号2o〜2とし、入側の端子θ〜2には各々周波数の
異なる発振器io、11.12を接続し、出側の端子θ
〜2には周波数測定器20゜21.22を接続しておく
。この状態では周波数測定器20,21.22には何の
信号も来ていがいことを確認する。ステップ1では、i
/M:1/3=θ余91であり、1+2=3はM−1=
2を1つ越すので0とし、(2)に示す如くスイッチマ
トリックスの交点(0,1)(1,2)(2,0)の接
点を閉とし、周波数測定器20,21.22にて、各々
発振器12,10.11からの周波数の信号が到達して
いるか金兄て所定の交点の接点が閉にかったかを確認す
る。
ステップ2では2/3=0余り2であフ、2+1=3は
M−1=2を1つ越すのでOとし、2+2=4はl/l
−1=2を2つ越すのでjとし、(B)に示す如く、ス
イッチマトリックスの交点(0,2)(1,0)(2,
1)の接点を閉とし、上記と同じく周波数測定器20,
21.22にて各々発振器11.12.10からの周波
数が到達している力1を見て所定の交点の接点が閉にな
ったか管確認する。
ステップ3では3/3=1余vOであるので(C)&こ
示す如くスイッチマトリックスの交点(0,0)(1,
1)(2,2)の接点を閉とし、上記と同じく周波数測
定器20,21.22にて各々発振器10.11.12
からの周波数が到達している25)を見て所定の交点の
接点が閉にかりたかを確認する。これでスイッチマトリ
ックスの全交点を開とし、周波数測定器20,21.2
2で発振器10゜11.12からの信号が到達していな
い力4確認する。このようにすればMXMのスイッチ−
r ) IJ、クスの全接点の開閉の試験を行がうのに
、接点を閉とする回数をM回とすることが出来試験を高
速に行うことが出来る。
第2図は本発明の応用例で、MXNのスイッチマトリッ
クスでM)Nの場合で、3×2のスイッチマトリックス
の場合の各ステップの交点の接点を閉とした状況を示、
す図で(5)はステップ1.(B)はステップ2.(O
はステップ3の状況ヲテす。又第3図は本発明の応用例
でMXNスイッチマトリックスでM(Nの場合で、3×
6のスイッチマトリックスの場合のブロック図である。
図中第1図と同一機能の物は同一記号で示す。
スイッチマトリックスがMXNでM)Nの場合’(H3
X2の場合を例にとり第2図で説明すると出側に端子番
号2がないのでここには測定器22は接続しないが他は
囚に示す如く第1図の場合と同様とし、又各ステップの
接点を閉とするのは、仮想的に端子番号2の出側がある
として第1図σ)場合と同じくステップ1でTI′1(
5)に示す如((0,1)(2,0)の交点の接点を閉
とし、ステップ2では(B)に示す如< (1,0)(
2,1)の交点の接点を閉とし、ステップ3では(C)
に示・T如<(0,0)(1,1)の交点の接点を閉と
するようにすれば高速に試験出来る。
又MXNでM(Hの場合は出側をMXMにかるように分
けて考へる。3×6の場合を例にとって第3図で説明す
ると、発振器10,11.12を入側の茹゛4子0,1
.2に接続し、周波数測定器20゜21.22を出側の
端子0. 1. 2に接続し、入側出側のO〜2,0〜
2の交点の接点を第1図の場合と同様に試験し、次に周
波数測定器20.21゜22を出側の端子3,4.5に
接続し、端子3゜4.5を端子0,1.2と考え第1図
の場合と同様に試験を行なえばやはり高速に試験するこ
とが出来る。
(f)  発明の効果 以上詳細に説明せる如く本発明によれば、接点を閉とす
る回数を大巾に減少出来、特に大規模なスイッチマトリ
ックスの場合は接点の開閉の試験時間を大巾に減少出来
る効果がある。
【図面の簡単な説明】
第1図は本発明の実施例で3×3スイツチマトリツクス
の場合の各ステップの交点の接点を閉とした状況金量す
図、第2図は本発明の応用例で3×2スイツチマトリツ
クスの場合の各ステップの交点のり点を閉とした状況を
示す図、第3図は本発明の応用例で3×6スイツヂマト
リツクスの場合のブロック図である。 図中10.11.12は各々周波数の異なる発振器、2
0,21.22は周波数測定器を示す。 第 1 月 (A)            (B)       
  (C)−一一一μ 第 2 図 (II’)           (13)     
    とC′。 峯 3 閃

Claims (1)

    【特許請求の範囲】
  1. MXM(但し入側出側共端子番号を0−M−1とする)
    のスイッチマトリックスの入側のM個の端子に各々異な
    る信号を入力させ、該スイッチマトリックスの交点の接
    点をステップ1からステップM迄ステップlの場合(0
    ,り、(1,++1)・・−・・値1をMで割り商を整
    数で表す場合の余りでかつ;+α(但しαは0〜M−1
    )の値がM−1を越えたら1越す毎に0から順次1づつ
    増加する値である〕の接点を閉じ、出側のM個の端子に
    接続された測定器により所定の信号の到達を見て該スイ
    ッチマトリックスの全交点の接点の開閉の試験を行なう
    ことを特徴とするスイッチマトリックス試験方式。
JP1696183A 1983-02-04 1983-02-04 スイツチマトリツクス試験方式 Pending JPS59142474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1696183A JPS59142474A (ja) 1983-02-04 1983-02-04 スイツチマトリツクス試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1696183A JPS59142474A (ja) 1983-02-04 1983-02-04 スイツチマトリツクス試験方式

Publications (1)

Publication Number Publication Date
JPS59142474A true JPS59142474A (ja) 1984-08-15

Family

ID=11930699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1696183A Pending JPS59142474A (ja) 1983-02-04 1983-02-04 スイツチマトリツクス試験方式

Country Status (1)

Country Link
JP (1) JPS59142474A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052999A (ja) * 1983-07-11 1985-03-26 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン メモリ装置
CN103592542A (zh) * 2013-11-07 2014-02-19 中国电子科技集团公司第四十一研究所 一种基于开关矩阵的信号分析接口智能化匹配方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052999A (ja) * 1983-07-11 1985-03-26 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン メモリ装置
CN103592542A (zh) * 2013-11-07 2014-02-19 中国电子科技集团公司第四十一研究所 一种基于开关矩阵的信号分析接口智能化匹配方法

Similar Documents

Publication Publication Date Title
EP0242255A3 (en) Circuit testing system
FR2372471A1 (fr) Dispositif de recapitulation d'etat
JPS59142474A (ja) スイツチマトリツクス試験方式
JPH02118476A (ja) 半導体集積回路装置
JPS62261970A (ja) 診断装置
JPH02159634A (ja) データラッチ入出力装置
JPS6255955A (ja) 集積回路
JPS62293736A (ja) 試験回路つき集積回路
JPS59142475A (ja) スイツチマトリツクスの試験方式
JP2838599B2 (ja) テスト容易化回路
JPS63254567A (ja) 論理回路設計検証用の表示装置
SU1256040A1 (ru) Веро тностное устройство дл анализа сетей
JPS63283345A (ja) クロスコネクト装置の診断方式
JPH01192215A (ja) 半導体集積論理回路
JPS58106478A (ja) 試験方式
JPH0339672A (ja) 半導体集積回路
JPH01308064A (ja) 集積回路
JPH04352238A (ja) 半導体集積回路
JPH02105943A (ja) シミュレーション方式
JPH02171667A (ja) テスト回路
JPH0318775A (ja) 論理回路の機能検証方法
JPS6154713A (ja) ゲ−トアレイ装置
JPH03115873A (ja) 半導体集積回路
JPS5942421A (ja) 温度検出装置
JPS62249081A (ja) 半導体集積回路