JPS59139687A - 超伝導回路基板 - Google Patents
超伝導回路基板Info
- Publication number
- JPS59139687A JPS59139687A JP58014102A JP1410283A JPS59139687A JP S59139687 A JPS59139687 A JP S59139687A JP 58014102 A JP58014102 A JP 58014102A JP 1410283 A JP1410283 A JP 1410283A JP S59139687 A JPS59139687 A JP S59139687A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide layer
- layer
- transmission lines
- superconductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は超伝導素子を用いる電子回路に係り、とくに該
超伝導素子を搭載するとともに該超伝導素子間の伝送線
路を形成するための基板に関する。
超伝導素子を搭載するとともに該超伝導素子間の伝送線
路を形成するための基板に関する。
（ｂ）技術の背景
近時、高速度演算回路の実現を目的として、いわゆるジ
ョセフソン接合（ＪＪ）素子と呼ばれる超伝導素子なら
びに該素子の集積回路化に関する研究開発か進められて
いる。
ョセフソン接合（ＪＪ）素子と呼ばれる超伝導素子なら
びに該素子の集積回路化に関する研究開発か進められて
いる。
（Ｃ）従来技術と問題点
一般に、超伝導素子を用いる電子回路の形成においては
、シリコン半導体技術が応用されていた。
、シリコン半導体技術が応用されていた。
このために、該超伝導素子チップを搭載し、かつ該チッ
プ間を結ふ（云送線路を形成するための基板は、第１図
に示すようにシリコン（Ｓｉ）基板が用いられていた。
プ間を結ふ（云送線路を形成するための基板は、第１図
に示すようにシリコン（Ｓｉ）基板が用いられていた。
すなわｊう、ｊ１＾さ１００〜５００μｍのＳｉ基板ｌ
−ヒに、Ｎ＋３等の超伝導性全屈から成る接地層（Ｇｒ
ｏｕｎｄ１ゝ１ａｎｅ ） ２を０．２〜０．５μｍ
の厚さに、次いでその＋、に該接１ｔ！！層２の酸化物
、例えは酸化ニオブ（Ｎｂ２０５ ）から成る絶ＩＭ層
３を０．０４ ｐ ｍ程度の１７さ乙こ、さらにその上
に厚さ０．３〜０．５ｊ１ｍのシリコン１“１９化物ｔ
ｉ！！’縁１ｙ４を１１府次形成し、最１部乙こ前記超
（云宥千ノブ間を接続するための伝送線ｉ１’８ ｔ＋
を、例えＬ’Ｊ： Ｎ ｈもしくはＩ’ｌ＋あるいはこ
れらの合金からなる薄ｊＩ費？■線状に形成する。
−ヒに、Ｎ＋３等の超伝導性全屈から成る接地層（Ｇｒ
ｏｕｎｄ１ゝ１ａｎｅ ） ２を０．２〜０．５μｍ
の厚さに、次いでその＋、に該接１ｔ！！層２の酸化物
、例えは酸化ニオブ（Ｎｂ２０５ ）から成る絶ＩＭ層
３を０．０４ ｐ ｍ程度の１７さ乙こ、さらにその上
に厚さ０．３〜０．５ｊ１ｍのシリコン１“１９化物ｔ
ｉ！！’縁１ｙ４を１１府次形成し、最１部乙こ前記超
（云宥千ノブ間を接続するための伝送線ｉ１’８ ｔ＋
を、例えＬ’Ｊ： Ｎ ｈもしくはＩ’ｌ＋あるいはこ
れらの合金からなる薄ｊＩ費？■線状に形成する。
上記の構成においては、Ｓｉ基板は中に物理的強ｊ−ツ
を（′Ｌ）に過きないので、超伝導回ｔｔ！、’ｉ Ｊ
Ｊ板としての（ｈｏ）成を節」召ヒし、かつ祠料コスＩ
・を低減するためには、これを除くことが要望されてい
た。
を（′Ｌ）に過きないので、超伝導回ｔｔ！、’ｉ Ｊ
Ｊ板としての（ｈｏ）成を節」召ヒし、かつ祠料コスＩ
・を低減するためには、これを除くことが要望されてい
た。
（ｄ）発明の目的
本発明は、超伝導回路基板の構成を節単にするとともに
、そのコストを低減可能とすることを目的とする。
、そのコストを低減可能とすることを目的とする。
（ｅ）発明の構成
本発明は、超伝導回路基板を、ＮｂまたはＮｂ合金から
成る超伝導性の厚板上にＮｂ酸化物絶縁層と、Ｓｉ酸化
物絶縁層と、ＮｂあるいはＮｂ合金もしくはｐｂあるい
はｐｂ金合金ら成る伝送線路とを順次形成して構成する
ことを特徴とする。
成る超伝導性の厚板上にＮｂ酸化物絶縁層と、Ｓｉ酸化
物絶縁層と、ＮｂあるいはＮｂ合金もしくはｐｂあるい
はｐｂ金合金ら成る伝送線路とを順次形成して構成する
ことを特徴とする。
（ｆ）発明の実施例
以下に本発明の実施例を第２図を参照して説明する。同
図において第１図と同じものには同−符すを伺しである
。
図において第１図と同じものには同−符すを伺しである
。
本発明においては、圧延により作製された、厚さ１００
〜１０００μｍのＮｂまたはＮｂ合金から成る厚板を基
板６として用いる。
〜１０００μｍのＮｂまたはＮｂ合金から成る厚板を基
板６として用いる。
該基板６は、陽極酸化あるいはスパッタリンク等の方法
によって、その両面もしくは片面に０．０４μｍ程度の
厚さの酸化物層７が形成される。第２図には片面に酸化
層７を形成した場合を示しであるが、基板６の両面に以
下に述べるよ・うにして前記伝送線路５が形成される場
合には、酸化物層７が両面に形成される。
によって、その両面もしくは片面に０．０４μｍ程度の
厚さの酸化物層７が形成される。第２図には片面に酸化
層７を形成した場合を示しであるが、基板６の両面に以
下に述べるよ・うにして前記伝送線路５が形成される場
合には、酸化物層７が両面に形成される。
酸化物層７の上には、低誘電率絶縁層として、例えば３
ｉ Ｔ１化物猾４が、芸着あるいはスパッタリンク等
の方法により、厚さ０．３〜０．５ μｍに形成される
。
ｉ Ｔ１化物猾４が、芸着あるいはスパッタリンク等
の方法により、厚さ０．３〜０．５ μｍに形成される
。
最上部に、例えばＮｂ等の超伝導金属から成るにＩｌ＋
線状の伝送線路５が、フォ１−エツチング等の周知の微
細加工技術を用いて形成され、超伝導回路基板が完成す
る。
線状の伝送線路５が、フォ１−エツチング等の周知の微
細加工技術を用いて形成され、超伝導回路基板が完成す
る。
上記において、酸化物層７ば基板６とＳｉ酸化物ＩＳ
４との間の接着歪を緩和するための刑であり、またＳｉ
酸化物層４は基板６と伝送線路５との間の電気的絶縁性
を確保するとともに、伝送線路５に所定の伝送特性をｉ
’Ｊ’ ４させるだめの層であり、ごれらの条件に基つ
いて利料ｊ′、３よび厚さが決められる。
４との間の接着歪を緩和するための刑であり、またＳｉ
酸化物層４は基板６と伝送線路５との間の電気的絶縁性
を確保するとともに、伝送線路５に所定の伝送特性をｉ
’Ｊ’ ４させるだめの層であり、ごれらの条件に基つ
いて利料ｊ′、３よび厚さが決められる。
本発明によれば、基板としてＮｂ等の超伝導性金属の厚
板を用いているために、該基板自に１によって物理的強
度ならびにＧｒｏｕｎｄ Ｐｌａｎｅとして必要な超伝
導特性が付与され、その結果、超伝導回路基板としての
構成が簡単化される。
板を用いているために、該基板自に１によって物理的強
度ならびにＧｒｏｕｎｄ Ｐｌａｎｅとして必要な超伝
導特性が付与され、その結果、超伝導回路基板としての
構成が簡単化される。
（ｇ）発明の効果
本発明によれは、超伝導回路基板としてＳｉ基板を用い
ず、かつその構成が簡単となるために、型造工程を簡略
化できるとともに製造コストを低減できる効果がある。
ず、かつその構成が簡単となるために、型造工程を簡略
化できるとともに製造コストを低減できる効果がある。
第１図および第２図は超伝導回路基板の、それぞれ従来
の構成を示す図および本発明に係る構成を示す図である
。 図１において、１はＳｉ基１反、２しよ１妾１１ｉ！Ｉ
腎、３および７はＮｂ等の酸化物層、４はＳｉｉ化物層
、５は伝送線路、６ばＮｂ等から成る基板である。 第１厨
の構成を示す図および本発明に係る構成を示す図である
。 図１において、１はＳｉ基１反、２しよ１妾１１ｉ！Ｉ
腎、３および７はＮｂ等の酸化物層、４はＳｉｉ化物層
、５は伝送線路、６ばＮｂ等から成る基板である。 第１厨
Claims (1)
- ニオブ（Ｎｂ）またはニオブ合金から成る超伝導性の厚
板上にニオブ酸化物絶縁層と、シリコン酸化物絶縁層と
、ニオブ（Ｎｂ＞あるいはＮｂ合金もしくは鉛（ｐｂ）
あるいはｐｂ金合金ら成る伝送線路とを順次形成して構
成されることを特徴とする超伝導回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014102A JPS59139687A (ja) | 1983-01-31 | 1983-01-31 | 超伝導回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014102A JPS59139687A (ja) | 1983-01-31 | 1983-01-31 | 超伝導回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139687A true JPS59139687A (ja) | 1984-08-10 |
Family
ID=11851752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58014102A Pending JPS59139687A (ja) | 1983-01-31 | 1983-01-31 | 超伝導回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139687A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63241168A (ja) * | 1987-03-28 | 1988-10-06 | Sumitomo Electric Ind Ltd | 超電導回路の形成方法 |
-
1983
- 1983-01-31 JP JP58014102A patent/JPS59139687A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63241168A (ja) * | 1987-03-28 | 1988-10-06 | Sumitomo Electric Ind Ltd | 超電導回路の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3004071B2 (ja) | 集積回路用パッケージ | |
| US3647585A (en) | Method of eliminating pinhole shorts in an air-isolated crossover | |
| US20050006778A1 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| EP0572214A3 (en) | Method for fabricating an interconnect structure in an integrated circuit | |
| JP3167141B2 (ja) | 集積回路用パッケージ | |
| JPH0614531B2 (ja) | パワー用半導体モジユールの製造方法 | |
| JPS59139687A (ja) | 超伝導回路基板 | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| JPS6446990A (en) | Josephson element and manufacture thereof | |
| JPS59107586A (ja) | 超伝導フリツプチツプボンデイング方法 | |
| JPS63318742A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| JPS5897880A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPS6074489A (ja) | 超伝導グランドコンタクトの形成方法 | |
| JPH01220819A (ja) | 複合半導体基板の製法 | |
| JPS63261733A (ja) | メタル基板 | |
| JPH0414882A (ja) | ジョセフソン素子 | |
| JP2773506B2 (ja) | 超電導配線の端子構造とその形成方法 | |
| JPH0364914A (ja) | 半導体装置の電極構造 | |
| JPH02133937A (ja) | Ｉｃのベアチップ実装方法 | |
| JPH01184858A (ja) | 超電導リードフレームおよびその製造方法 | |
| JPS59194482A (ja) | トンネル接合型ジヨセフソン素子 | |
| JPH01202838A (ja) | 薄膜配線 | |
| JPH02301143A (ja) | 配線層の形成方法 | |
| JPS59189687A (ja) | ジヨセフソン接合素子の製造方法 |