JPS59127832A - プラズマcvd装置 - Google Patents

プラズマcvd装置

Info

Publication number
JPS59127832A
JPS59127832A JP326383A JP326383A JPS59127832A JP S59127832 A JPS59127832 A JP S59127832A JP 326383 A JP326383 A JP 326383A JP 326383 A JP326383 A JP 326383A JP S59127832 A JPS59127832 A JP S59127832A
Authority
JP
Japan
Prior art keywords
discharge
electrode
electrodes
substrates
discharge electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP326383A
Other languages
English (en)
Inventor
Yutaka Hayashi
豊 林
Mitsuyuki Yamanaka
光之 山中
Atsuo Ito
厚雄 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP326383A priority Critical patent/JPS59127832A/ja
Publication of JPS59127832A publication Critical patent/JPS59127832A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 このづC明は、プラズマCVD装置に関するものである
プラズマCVD装置は、電極方式に外部電極方式と内部
電極方式とがあり、外部電極方式には容置型と訪導型の
2種がある。大面積の薄膜を形成する場合は薄膜の均一
性の良い内部電極方式の平行平板電極型が用いられてき
た。
従来の内部電極方式の平行平板電極型の一例として第1
図に示すようなものがある。同図において、1は反応槽
、2はこの反応槽1に設けられた排気管、3.4は電極
、5は前記電極3上に設けられた薄膜を生成させる基板
、6は直流電源、Tは高周波電源、8は前記電極4内に
設げられ反応槽1内に反応ガスを導く反応ガス導入管で
ある。
電極3内にはヒータが埋め込まれており、電極3上に設
置された基板5を必要に応じて加熱する。
反応槽1内に反応ガス導入管8により導入された反応ガ
スは、両電極3,4間に高周波電源Tあるいは直流電源
6から、高周波高電圧あるいは直流品電圧を印加するこ
とによりグルー放電を発生させ、このグーー放IvLK
より反応ガスを分解させて基板5上に薄膜を形成させる
上記のような構造の内部電極方式のプラズマCVD装置
は、直接基板50表面に垂直方向に放電バスを形成し、
基板50表面をプラズマにさらすためプラズマ粒子によ
る基板50表面上の薄膜に損傷を与え薄膜の特性の低下
を起していた。また、連続成膜装置においては、基板5
を保持するトレイを両電極3.4間のプラズマ内に入れ
るため、プラズマの分布が一様ではなく膜厚分布が均一
にならないという欠点を有していた。
さらに、薄膜の大面積化に際し、平行平板電極型では電
極を大型化する必要があり、電極が太き(なるに従い、
電極の中心付近と端部近くの圧力に圧力差が生じ、それ
によりプラズマが影響を受は電極の中心部と端部では生
成した薄膜の膜厚および特性が異なる等の欠点もあった
この発明は、上述の点にかんがみてなされたもので、反
応槽内に多数組の放電電極を備え、反応ガス導入管によ
り反応槽内に導入された反応ガスを、放電電極間に、t
6周波制電圧、あるいは直流高電圧を印加して発生さぜ
たグルー放電により活性化し、この活性化によって生じ
た活性柚により基板上に薄膜を形成するようにした。基
板表面薄膜の損傷や薄膜の特性の低下がなく、さらに膜
厚の均一な薄膜が製造できるプラズマCVD装置を提供
することを目的とする。以下この発明を図面に基づいて
説明する。
第2図はこの発明の一実施例をなすプラズマCVD装置
の概略を示す図である。図中、11は反応槽、12はこ
の反応槽11に設けられた排気管、13.14は放電電
極で、反応槽11内に放電電極13.14で一対となり
多数組4節歯状に配列されている。15は前記反応槽1
1内に設けられた熱板、16は前記放電電極13.14
と熱板150間を仕切るように設けられた網状のシール
ド電極で、プラズマ損傷をさらに防ぐためと荷電粒子入
管である。
放′#lL電極13.14間に高周波iat諒18、あ
るいは直流電源19より面周波高電圧、あるいは直流高
電圧を印加して1組以上の放itt電極13.14間に
グロー放電を起させる。このグルー放電により反応ガス
導入管20により反応槽11内に導びかれた反応ガスを
活性化し、その活性種により熱板15上に配列された基
板17上に薄膜を形成する。
第3図はこの発明の他の実施レリななすプラズマCVD
装置の概略を示す図である。図中、21は加熱ヒータで
、円筒状に形成された反応槽22を枚設置されている。
25は高周波を源、26は直流電源、27は前記反応槽
22内に反応ガスを導びく反応ガス導入管、28は前記
反応槽22.の周側辺に設けられた排気管である。
により基板29上に薄膜を形成する。
上記のようなこの実施例の具体例について以下に述べる
第2図に示すプラズマCVD装filKよって非晶質シ
リコンの薄膜を形成する場合について説明すると、反応
槽11内に1面積300關X30闘、厚さ2闘の放電電
極13および14を4(1m間隔で面積の大きい面が向
かい合うように一列に7組並べた放電電極群の並び方向
に平行に加熱ヒータを内蔵した厚さ30闘、700闘X
300u++の熱板15を基板11と放電電極13およ
び放111電極14の間隔が70闘になるように設置し
た。また、必要ならば放電電極13.14と熱板150
間に網状の一、z−ルド電極16を設置し、このシール
ド電極16に直流電源19..19t により直流電圧
な印加し、熱板15に対して任意に電位を変えることか
でさるようにする。
コーニング召製N0.7059ガラス(50闘×50關
、厚み1關)を洗浄後熱板15上に設置した後、反応+
1V 11内を油回転ポンプにより絶対圧貝空i1(M
KSパラトロン社製)で20 m Torrまで排気し
た後、熱板15の内蔵ヒータによって基板1Tを300
℃に加熱した。反応ガス導入管20によりSIH,ガス
を毎分100cc の速度で反応槽11内に供給し、基
板17付近の絶対圧力を400mTorr として、1
3.56MHz の同周波高電圧を7対の放1JL電極
13.14に並列に80W31i、’ M L、グー−
放電を20分間行い基板17上に非晶質シリコン薄膜を
300 OA形成した。
次に第3図に示すプラズマCVD装置によって非晶質シ
リコンの薄膜を形成する場合について説た後、反応槽2
2内を油回転ポンプにより絶対圧真空計(MKSバラト
pン社製)で20m Torrまで排気した後、反応槽
22外の加熱ヒータ21によって熱板23を300℃に
加熱した。反応ガス導入管27よりSiH,ガスを毎分
120CCの速度で反応槽22内に供給し基板29付近
の絶対圧力を400mTorrとして、高周波電源25
より13.56MHzの高周波高電圧を5対の放電電極
24に並列に160W重畳し、グルー放電を発生させる
。このグロー放電を20分間行い基板29上に非晶質シ
リコン薄膜を500OA形成する。
なお、第3図に示す実施例の場合は、基板29を保持す
る手段があれば、熱板23はなくても反応槽22外の加
熱ヒータ21−1:たは赤外線ランプにより直接加熱す
ることもできる。
上記のように構成することによりプラズマ粒子による基
板上の薄膜の損傷および温度上昇が起こらず、また、従
来の平行板電極型と比べ連続成膜においては、トン−を
プラズマ内に入れずにすむためレー神入時のプラズマの
変化を小さくすることができる。
また、形成薄膜の面積を大きくしたい場合は、放′TM
、電極板を1対ずつ装置内の放′#lL電極群に加えて
設置し、電気的に接続すればよい。放X電極板の枚数が
増しても1枚1枚の放電電極が小さいため電極付近の反
応ガスの流れは大面積の電極が1組あるのに比べて空間
的偏差は少なく均一な放電を起こすことが可能である。
また、放*VL極内にヒータ、冷却管、ガス導入管等を
備えていないため電極の取り外しが容易であり、かつ修
理および洗浄が容易にできる。
び仕旋奄七I燗  −′     − 以上の実施例では非晶質シリコンの薄膜の成長について
開示したが、微結晶シリコン、シリコン窒化膜、酸化膜
等、プラズマOVD可能な薄膜に本発明の装置を適用す
ることができる。
以上説明したように、この発明に係るプラズマCVD装
置は、反応槽内に基板とこの基板とほぼ平行方向に放電
パスを形成する放電電極とを設け、この放電電極間に発
生する放電により反応ガスを活性化し、前記基板上に簿
膜を形成させるように余  白 したので、プラズマ粒子による基板の損傷および温度上
昇は起こらず、膜厚の均一な特性のよい薄膜を製造でき
るという極めて優れた効果を有する。
【図面の簡単な説明】
第1図は従来のプラズマCVD装置の概略を示す図、第
2図、第3図はこの発明の実施例をなすプラズマCVD
装置の概略を示す縦断面図、平断面図である。

Claims (3)

    【特許請求の範囲】
  1. (1)  薄膜を形成すべき基板が収容される反応槽内
    に放電電極を設け、この放1!電極に発生する放電によ
    り反応ガスを活性化し前記基板上に薄膜を形成させるプ
    ラズマCVD装置において、前記放電電極を前記基板と
    平行方向に放電パスを形成する配置としたことを特徴と
    するプラズマCVD装置。
  2. (2)  反応槽は、基板を加熱する手段を具備するこ
    とを特徴とする特許請求の範囲第0)項記載のプラズマ
    CVD装置。
  3. (3)基板が収容される部位には、放電電極との間にシ
    ールド電極を有することを特徴とする特許請求の範囲第
    (11項記載のプラズマCVD装置。
JP326383A 1983-01-12 1983-01-12 プラズマcvd装置 Pending JPS59127832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP326383A JPS59127832A (ja) 1983-01-12 1983-01-12 プラズマcvd装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP326383A JPS59127832A (ja) 1983-01-12 1983-01-12 プラズマcvd装置

Publications (1)

Publication Number Publication Date
JPS59127832A true JPS59127832A (ja) 1984-07-23

Family

ID=11552577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP326383A Pending JPS59127832A (ja) 1983-01-12 1983-01-12 プラズマcvd装置

Country Status (1)

Country Link
JP (1) JPS59127832A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563023U (ja) * 1992-01-30 1993-08-20 野上電機株式会社 電子部品
KR100736218B1 (ko) 2006-02-21 2007-07-06 (주)얼라이드 테크 파인더즈 횡 방향의 다중 전극 구조를 가지는 평행 평판형 플라즈마소스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104276A (en) * 1980-12-19 1982-06-29 Kanegafuchi Chem Ind Co Ltd Amorphous silicon thin film photoelectric element
JPS57159016A (en) * 1981-03-26 1982-10-01 Sumitomo Electric Ind Ltd Manufacture of amorphous silicon film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104276A (en) * 1980-12-19 1982-06-29 Kanegafuchi Chem Ind Co Ltd Amorphous silicon thin film photoelectric element
JPS57159016A (en) * 1981-03-26 1982-10-01 Sumitomo Electric Ind Ltd Manufacture of amorphous silicon film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563023U (ja) * 1992-01-30 1993-08-20 野上電機株式会社 電子部品
KR100736218B1 (ko) 2006-02-21 2007-07-06 (주)얼라이드 테크 파인더즈 횡 방향의 다중 전극 구조를 가지는 평행 평판형 플라즈마소스

Similar Documents

Publication Publication Date Title
US9039912B2 (en) Batch-type remote plasma processing apparatus
US4452828A (en) Production of amorphous silicon film
JP2616760B2 (ja) プラズマ気相反応装置
JPH06333857A (ja) 成膜装置および成膜方法
JPH07230960A (ja) プラズマcvd装置
JPS62203328A (ja) プラズマcvd装置
JPS59127832A (ja) プラズマcvd装置
JP2590534B2 (ja) 薄膜形成方法
JPS6369981A (ja) プラズマ化学処理によって層を形成する方法および装置
JPH0769790A (ja) 薄膜作製装置
JP3259452B2 (ja) プラズマcvd装置に用いる電極及びプラズマcvd装置
JP3006029B2 (ja) 真空成膜装置
JP3912868B2 (ja) プラズマ化学蒸着装置
JP4890313B2 (ja) プラズマcvd装置
JP3259453B2 (ja) プラズマcvd装置に用いる電極及びプラズマcvd装置
JPH0590939U (ja) プラズマcvd装置
JPH0891987A (ja) プラズマ化学蒸着装置
JP3310875B2 (ja) プラズマcvd装置
JPH06120153A (ja) 成膜装置
JPH06280030A (ja) 薄膜作成装置
JPH0455Y2 (ja)
JPS62235471A (ja) プラズマcvd法による堆積膜形成装置
JPH0663098B2 (ja) プラズマcvd装置
JPS5830125A (ja) グロ−放電による膜形成装置
JPS58154226A (ja) プラズマcvd装置