JPS59125782A - デイスプレイコントロ−ラのメモリ制御方式 - Google Patents

デイスプレイコントロ−ラのメモリ制御方式

Info

Publication number
JPS59125782A
JPS59125782A JP57231647A JP23164782A JPS59125782A JP S59125782 A JPS59125782 A JP S59125782A JP 57231647 A JP57231647 A JP 57231647A JP 23164782 A JP23164782 A JP 23164782A JP S59125782 A JPS59125782 A JP S59125782A
Authority
JP
Japan
Prior art keywords
memory
memory control
display controller
control system
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57231647A
Other languages
English (en)
Inventor
朽津　昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57231647A priority Critical patent/JPS59125782A/ja
Publication of JPS59125782A publication Critical patent/JPS59125782A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明（−ティスプレィコントローラのメモリ市１ｊ側
ｊ方式に関する。
（２）従来技術と問題点 従来、襟数のメモリブレーンヲ待つディスプレイコント
ローラでは、謁１図にボすよりに夾脈のＣＲＴ　（Ｃａ
ｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ　）　７面に２けル谷ブ
シ／−ンＡ・・・Ｚとそのメモリ空間にＳ−Ｖブるブレ
ーンａ・・・Ｚは独立でめった。Ｒｉ］ち、各メモリブ
レーンａ・・・Ｚは独立のアドレス全問全占有し、この
各メモ１ノに蓄えられた１ワードＷ当たりｎビットのデ
ータをデータ処理部１がシーケンシャルに処理し−Ｃい
た（Ａ２ｍ）Ｏこのためメモリブレーン？Ａが工冑刀日
するに伴い、ＣＲＴ画面での描画速度が著しく低下する
という問題点があったＯ 尚第１図においては、メモリプレーンａのアドレスｏｏ
ｏｏ・・・ｏＦＦＦｎプレーンＡのアドレスｏｏｏｏ・
・・０ＦＦＦにそれぞれ対応し、同様にメモリグレーン
ｂ・・・２の谷アドレス１０００・・・Ｉ　ＦＦＦ　、
・・・Ｘ０００・・・ｘ　ＦＦ　ｘｒはブレーンＢ・・
・Ｚの各アドレス１０００・・・ＩＦＦＦ、・・・Ｘ０
００・・・ＸＦＦＦにぞｎぞれ対応する０ 丑た第２図に２いては、アドレス発生部Ｃグブレーンセ
レクタ全介しＣメモリプレーン全力為つそのブレーン内
の１ワードのメモリのアドレス’ｌ：　Ｓ　４ノ＜する
（　Ａｏ”Ａｍ　）　。
選択されたメモリから出力されるデータＤ　Ｏｏ・・・
ＤＯＨ−ｔをデータ処理部で処理し、処理されたデータ
を再び元のメモリへ格納する（　ＷＥ　）。
（３）発明の目的 本発明の目的は、各メモリブレーン全同一アドレス空間
に貢くことにより、各プレーンＣて−Ｊ時に１−夕の薔
き込み金持い描画速度全同上させることにある。
（４）発明の伺成 本発明によれば、複数のメモリグレーンにデータ全簀き
込む時Ｍ　’ｋ　？ｔｉｌＪ御するディスプレイコント
ローラのメモリ制御方式に２いて、各メモリクレーンを
同一のアドレス空１目」に置き、谷メモリプレーンにそ
れぞれの人力データ？同時に書き込むＪ：うにしたこと
全特徴とするディスプレイコントローラのメモリ制御方
式が提供される０ （５）発明の実す用例 以下、本発明全実施例によジ麻竹図面全蚕照し龜 て説明する。
第３図は不発明方式に２けるメモリ空間と画面との関係
を示す図である０図から明らかなように、谷メモリプレ
ーンａ、ｂ・・・２は同一のアドレス空間に直かれ、ア
ドレスｏｏｏｏから０ＦＦＦ葦ではすべて共通である。
これらメモリプレーンのアドレスｏｏｏｏ・・・ＯＦ　
Ｆ　Ｆは各画面のプレーンＡＢ・・・２のアドレスｏｏ
ｏｏ・・・０ＦＦＦに交り応じているＯ 第３図の関係に２いて、不発明に係るディスプレイコン
トローラのメモリｎ用御方式を第４図に基いてＨ発明す
る。
データ設定部は各メモリプレーンａ、ｂ・・・ｚＫ畳き
込むデータを設定する拗らきを有する。
アドレス発生部は谷メモリプレーンａ、ｂ・・・ｚ内の
１ワ一ドＷｋ同時に選択する（　ＡＱ　＝Ａｍ　）　ｏ
葦たデータ処理部はアドレス発生部で選択されたワード
内の描画上行うべきピッＩｆ同時に英訳する（　Ｗｈｏ
　−−Ａ’Ｅｎ−１）。
従ってデータ設定部で設定されたデータは同時に書き込
みが行わｎ１谷メモリプレーンＤＯｏ〜ＤＯｎ−１の出
力はＰＳｇ換によジビデオ出力として変換される。
（６）発明の効果 上記の通り、不発明によれは従来の欣んでから曹き込む
方式と異なり同時に４き込むだけで処理が終了づ−るの
で描１！１１速度が同上する０
【図面の簡単な説明】
第１図は従来方式に２Ｖ′ｆるメモリ空間と画面との関
係図、第２図は従来方式の回路病成図、第３図μ不発明
方式に２けるメモリ空間と画面との関係図、第４図（・
ゴ本発明方式の回路溝成図である。 ａ、ｂ・・・Ｚ・・・・・・・・・メモリフレーン。 ％許出願人 冨士通株式会社 特許出願代理人 −ＩＰ埋士　青水　朗 弁理士　　西　舘　和　之 弁理士　内田辛男 弁理士　　　山　　口　　８目　之

Claims (1)

  1. 【特許請求の範囲】 α数のメモリブレーンにデータ【沓き込む時期ｆ　１ｌ
    ｊＪ仇するディスプレイコントローラのメモリ制御卸方
    式にあ・いて、谷メモリプレーンを同一のアドレス壁間
    に置き、 各メモリプレーンにそれぞれの人力データケ同時に簀き
    込むよりにしたことを特徴とするナイスプレイコントロ
    ーラのメモリ制御方式。
JP57231647A 1982-12-29 1982-12-29 デイスプレイコントロ−ラのメモリ制御方式 Pending JPS59125782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57231647A JPS59125782A (ja) 1982-12-29 1982-12-29 デイスプレイコントロ−ラのメモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57231647A JPS59125782A (ja) 1982-12-29 1982-12-29 デイスプレイコントロ−ラのメモリ制御方式

Publications (1)

Publication Number Publication Date
JPS59125782A true JPS59125782A (ja) 1984-07-20

Family

ID=16926770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57231647A Pending JPS59125782A (ja) 1982-12-29 1982-12-29 デイスプレイコントロ−ラのメモリ制御方式

Country Status (1)

Country Link
JP (1) JPS59125782A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109121A (ja) * 1985-11-08 1987-05-20 Fujitsu Ten Ltd 静止画表示装置
JPH01239624A (ja) * 1988-03-18 1989-09-25 Sharp Corp コンピュータの表示システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509651A (ja) * 1973-04-12 1975-01-31

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509651A (ja) * 1973-04-12 1975-01-31

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109121A (ja) * 1985-11-08 1987-05-20 Fujitsu Ten Ltd 静止画表示装置
JPH01239624A (ja) * 1988-03-18 1989-09-25 Sharp Corp コンピュータの表示システム
JPH0577094B2 (ja) * 1988-03-18 1993-10-26 Sharp Kk

Similar Documents

Publication Publication Date Title
KR880001168B1 (ko) 디지탈 신호처리 시스템
US6259459B1 (en) Apparatus and method for image data processing of pixel data in raster lines
US4181976A (en) Bit reversing apparatus
JPS6162980A (ja) 画像メモリ周辺ｌｓｉ
US4237542A (en) Programmable logic arrays
JPH0225987A (ja) 画像処理集積回路装置
US4799056A (en) Display system having extended raster operation circuitry
JPS59125782A (ja) デイスプレイコントロ−ラのメモリ制御方式
EP0217479A2 (en) Information processing unit
JP3188593B2 (ja) 画像データメモリ
WO2011158699A1 (ja) 画像処理装置
JPH0567203A (ja) 信号処理用プロセツサ
JP2595992B2 (ja) 電子楽器
JP2769384B2 (ja) 演算制御ｉｃおよび情報処理装置
JPH03160537A (ja) メモリ制御装置
JP2969645B2 (ja) タイムスロット入替回路
JPH0576655B2 (ja)
JPH02128286A (ja) 標準パタン読出し回路
JPS61112270A (ja) バイト変換装置
JPS58150184A (ja) 記憶装置
JPH02165385A (ja) 画像メモリ制御方式
JPS62236195A (ja) メモリ装置
JPH02278986A (ja) 画像信号処理装置
JPH03132999A (ja) レジスタ回路
JPS61264380A (ja) 記憶回路