JPS59125639A - 半導体素子の分割方法 - Google Patents
半導体素子の分割方法Info
- Publication number
- JPS59125639A JPS59125639A JP58000344A JP34483A JPS59125639A JP S59125639 A JPS59125639 A JP S59125639A JP 58000344 A JP58000344 A JP 58000344A JP 34483 A JP34483 A JP 34483A JP S59125639 A JPS59125639 A JP S59125639A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pellet
- dividing
- upward
- fine powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体ウェハの表面への溝入れ加工波。
個々の分離された半導体素子（以下ベレットと称す）に
分割する方法に関するものであ／）。
分割する方法に関するものであ／）。
従来の半導体系子の分割方法は、ダイ７ング装置ｋによ
りウェハー表面に溝入れ加工を施し、その後ウェハ表面
を下向きにした状態でウェハ裏面に一圧力を・かける事
により個々のベレット状態に分割する方法奮使用してい
る。
りウェハー表面に溝入れ加工を施し、その後ウェハ表面
を下向きにした状態でウェハ裏面に一圧力を・かける事
により個々のベレット状態に分割する方法奮使用してい
る。
このような従来の方法を使用した場合、分割時に発生す
るベレットのかけら・微粉が洛下し、前記落下物の上に
ベレット表面が載る為に格下物とベレット表面が接触す
る事により、素子表面に傷をつけるという欠点があった
。
るベレットのかけら・微粉が洛下し、前記落下物の上に
ベレット表面が載る為に格下物とベレット表面が接触す
る事により、素子表面に傷をつけるという欠点があった
。
この発明の目的は歩留の高い半導体素子の分割方法を提
供することにある。
供することにある。
本発明によれば、半導体ウェノ・−を個々のベレットに
分離する工程において、ウェノ・裏面を下向きにする事
により分割時に発生するベレットのかけら・微粉等が落
下し−Ｃも、ウェノ・表面と接触する事がなく歩留の高
いペレットｉ得られる。
分離する工程において、ウェノ・裏面を下向きにする事
により分割時に発生するベレットのかけら・微粉等が落
下し−Ｃも、ウェノ・表面と接触する事がなく歩留の高
いペレットｉ得られる。
以下この発明による実施例を図面ケ用いて説明する。
ｒ’、＜＞ｒ ｓ Ｉｙ、目Ｊ、 ｊノ＋東ｑｊ力を人
、σ）１１向１ｙり１、Ｉｌｌ −！ ｌ・・・’ｌ
ｉｔ手’ｉＣ，１ｌｌｌによる実施例の正面図を示す。
、σ）１１向１ｙり１、Ｉｌｌ −！ ｌ・・・’ｌ
ｉｔ手’ｉＣ，１ｌｌｌによる実施例の正面図を示す。
第２図において溝入れ加工が施された半導体ウェハ１、
前記ウェハ１を保持する保持シート２、ウェハ１の表面
を保護する保護シート３、上下方向に移動可能なブレー
キング台８、前記ウェハ１を割る為のローラ５、前記保
持シート２を移送する枠６、枠を載置する載置台７によ
り構成される。
前記ウェハ１を保持する保持シート２、ウェハ１の表面
を保護する保護シート３、上下方向に移動可能なブレー
キング台８、前記ウェハ１を割る為のローラ５、前記保
持シート２を移送する枠６、枠を載置する載置台７によ
り構成される。
ここで従来方法と異なる点は、従来方法ではウニ・・−
１の表面が下向きであるのに対して、本発明ではウェハ
ー１の表面が上向きである。このようにウェハー１の表
面を上向きにすると、ブレーキング台８とローラ５によ
りウェハー１が分割される時に発生するベレットのかけ
ら、微粉が落下してもウェハー１表面には付層しない。
１の表面が下向きであるのに対して、本発明ではウェハ
ー１の表面が上向きである。このようにウェハー１の表
面を上向きにすると、ブレーキング台８とローラ５によ
りウェハー１が分割される時に発生するベレットのかけ
ら、微粉が落下してもウェハー１表面には付層しない。
本発明の分割方法によれば、上述の理由によりウェハー
１の表面とベレットのかけら、微粉Ｖｉ接触し７ない為
接触により生じるベレット表面の傷が無くなり、半導体
素子の分割王権の歩留向上につながる。また、ウェハー
１表面が上向きである為前工程であるグイシング工程、
後工程である分割されたベレットを貼付けた保持シート
２を拡大するノート拡太工棉との工程間の接続が容易と
なり、各工程の接続を自動化する事が容易となる。
１の表面とベレットのかけら、微粉Ｖｉ接触し７ない為
接触により生じるベレット表面の傷が無くなり、半導体
素子の分割王権の歩留向上につながる。また、ウェハー
１表面が上向きである為前工程であるグイシング工程、
後工程である分割されたベレットを貼付けた保持シート
２を拡大するノート拡太工棉との工程間の接続が容易と
なり、各工程の接続を自動化する事が容易となる。
第１図は従来方法を用いた装置の正面図、第２図は本発
明の一実施例の正面図を示す。 尚、各図において、１・・・・・半導体ウニ・・−１２
・・・・・・ウェノ・−保持シート、３・・・・・表面
保護シート、４・・・・・・ブレーキングローラ、５−
°・°°ブレーキング台、６・・・・・枠、７・・・・
・・載置台、８・・・・・・フ”レーキング台。
明の一実施例の正面図を示す。 尚、各図において、１・・・・・半導体ウニ・・−１２
・・・・・・ウェノ・−保持シート、３・・・・・表面
保護シート、４・・・・・・ブレーキングローラ、５−
°・°°ブレーキング台、６・・・・・枠、７・・・・
・・載置台、８・・・・・・フ”レーキング台。
Claims (1)
- 半導体ウェハーの状態から個々の素子に分割する工程に
おいて、ウェノ・表面を上、裏面を下向きにした状態で
、ウェハ下面へ圧力をかけてウェハを割る事を特徴とす
る半導体系子の分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58000344A JPS59125639A (ja) | 1983-01-05 | 1983-01-05 | 半導体素子の分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58000344A JPS59125639A (ja) | 1983-01-05 | 1983-01-05 | 半導体素子の分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59125639A true JPS59125639A (ja) | 1984-07-20 |
Family
ID=11471242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58000344A Pending JPS59125639A (ja) | 1983-01-05 | 1983-01-05 | 半導体素子の分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125639A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4731405U (ja) * | 1971-04-20 | 1972-12-08 | ||
| JPS4836110A (ja) * | 1971-09-13 | 1973-05-28 | ||
| JPS56148842A (en) * | 1980-04-18 | 1981-11-18 | Mitsubishi Electric Corp | Dividing method for semiconductor wafer |
| JPS5763845A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Dividing device for semicondutor wafer |
-
1983
- 1983-01-05 JP JP58000344A patent/JPS59125639A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4731405U (ja) * | 1971-04-20 | 1972-12-08 | ||
| JPS4836110A (ja) * | 1971-09-13 | 1973-05-28 | ||
| JPS56148842A (en) * | 1980-04-18 | 1981-11-18 | Mitsubishi Electric Corp | Dividing method for semiconductor wafer |
| JPS5763845A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Dividing device for semicondutor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102015216619B4 (de) | Verfahren zum Bearbeiten eines Wafers | |
| US6162703A (en) | Packaging die preparation | |
| CA2113019A1 (en) | Integrated partial sawing process | |
| WO2005044512A3 (en) | Apparatus and method for grinding and/or polishing an edge of a glass sheet | |
| KR940022799A (ko) | 디엠디(dmd)를 절단한 후의 웨이퍼 처리방법 | |
| CN105140183A (zh) | 晶片的加工方法 | |
| KR970030225A (ko) | 자외선 테이프를 사용하여 웨이퍼의 후면을 연마하는 반도체 소장 제조방법 | |
| US20070004177A1 (en) | Wafer processing method | |
| CN103681438B (zh) | 加工方法 | |
| JPS59125639A (ja) | 半導体素子の分割方法 | |
| EP0094302A3 (en) | A method of removing impurities from semiconductor wafers | |
| US3920168A (en) | Apparatus for breaking semiconductor wafers | |
| JPH0541451A (ja) | 半導体ウエハのペレタイズ方法と装置 | |
| JPH0574934A (ja) | 薄型チツプの形成方法 | |
| JPH05211235A (ja) | 半導体装置の製造方法 | |
| JPH0252705A (ja) | 半導体ウェーハの分割方法 | |
| JP6185792B2 (ja) | 半導体ウエハの分断方法 | |
| US3870196A (en) | High yield method of breaking wafer into dice | |
| JPH04307756A (ja) | 半導体素子の分離方法 | |
| RU183099U1 (ru) | Устройство крепления кристаллов для утонения | |
| JP2019071495A5 (ja) | ||
| JPS62152814A (ja) | 半導体ウエハのダイシング方法 | |
| JPS5763844A (en) | Dividing method for semiconductor wafer | |
| JPS58142543A (ja) | 半導体基板の分割方法 | |
| JPH0210852A (ja) | 半導体装置の製造方法 |