JPS59121605A - 磁気テ−プ制御装置 - Google Patents
磁気テ−プ制御装置Info
- Publication number
- JPS59121605A JPS59121605A JP22976382A JP22976382A JPS59121605A JP S59121605 A JPS59121605 A JP S59121605A JP 22976382 A JP22976382 A JP 22976382A JP 22976382 A JP22976382 A JP 22976382A JP S59121605 A JPS59121605 A JP S59121605A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic tape
- circuit
- input
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ディジタル化された情報を磁気テープに記
憶させる制御を行なうための磁気テープ制御装置に関す
るものである。
憶させる制御を行なうための磁気テープ制御装置に関す
るものである。
従来この秤の装置として第１図に示丈ものがあった。図
において、（１）は入出力回路、（２）は磁気テープ入
出力回路、（３）は磁気テープ入出力信号、（４）は磁
気テープ記憶モジュール、（５）はデコート回路、回路
（１）、磁気テープ入出力回路（２）、デコード回路（
５）、タイミング回路（６）、データ記憶回路（”７）
、データ処理回路（８）で構成される磁気テープ制御装
置である。
において、（１）は入出力回路、（２）は磁気テープ入
出力回路、（３）は磁気テープ入出力信号、（４）は磁
気テープ記憶モジュール、（５）はデコート回路、回路
（１）、磁気テープ入出力回路（２）、デコード回路（
５）、タイミング回路（６）、データ記憶回路（”７）
、データ処理回路（８）で構成される磁気テープ制御装
置である。
次に動作について説明する。外部との人出力ＩＨ報（９
）は入出力回路ｉｌｌから入力又は出力される。今、磁
気テープ記憶モジュール１４）にデータを書き込む場合
を例にとって説明する。
）は入出力回路ｉｌｌから入力又は出力される。今、磁
気テープ記憶モジュール１４）にデータを書き込む場合
を例にとって説明する。
入出力回路（１）から人力された命令コード情報をデコ
ード回路（５）で「書き込み」と−１−１Ｊ噺する。そ
してこの判断した情報をタイミング回路（６）へ送る。
ード回路（５）で「書き込み」と−１−１Ｊ噺する。そ
してこの判断した情報をタイミング回路（６）へ送る。
また、一方、入出力回路（１）からの「書き込みデータ
」かデータ記憶回路（７）へ記憶されると、タイミング
回路（６）は、まず磁気テープ記憶モジュール（４）の
起動シーケンスのタイミングを発生して磁気テープ入出
力回路（２）へ送り、磁気テープ入出力回路（２）は、
これを磁気テープ入出力信号（３）として磁気テープ記
憶モジュール（４）に出力する。その後、タイミング回
路（６）の制御タイミングによってデータ記憶回路（７
）からデータを読み出し、データ処理回路（８）ではデ
ータを磁気テープ記憶モジュールのデータ記憶フォーマ
ットに変更して磁気テープ入出力回路（２）へ送り、磁
気テープ人出力信号（３）として書き込みデータを磁気
テープ記憶モジュール（４）へ出力する。そして書き込
みデータか°終了すると、タイミング回路（６）は磁気
テープ記憶モジュール１４）の停止／−ケンスのタイミ
ンクを発生して磁気テープ入出力回路（２）へ送り、固
気テープ入出力回路（２）はこれを磁気テープ入出力信
号（３）として停止のための制御信号を磁気テープ記憶
モジュール１４）に出力する。
」かデータ記憶回路（７）へ記憶されると、タイミング
回路（６）は、まず磁気テープ記憶モジュール（４）の
起動シーケンスのタイミングを発生して磁気テープ入出
力回路（２）へ送り、磁気テープ入出力回路（２）は、
これを磁気テープ入出力信号（３）として磁気テープ記
憶モジュール（４）に出力する。その後、タイミング回
路（６）の制御タイミングによってデータ記憶回路（７
）からデータを読み出し、データ処理回路（８）ではデ
ータを磁気テープ記憶モジュールのデータ記憶フォーマ
ットに変更して磁気テープ入出力回路（２）へ送り、磁
気テープ人出力信号（３）として書き込みデータを磁気
テープ記憶モジュール（４）へ出力する。そして書き込
みデータか°終了すると、タイミング回路（６）は磁気
テープ記憶モジュール１４）の停止／−ケンスのタイミ
ンクを発生して磁気テープ入出力回路（２）へ送り、固
気テープ入出力回路（２）はこれを磁気テープ入出力信
号（３）として停止のための制御信号を磁気テープ記憶
モジュール１４）に出力する。
このとき起動シーケンスから停止シーケンスまでの一連
の動作中はもちろん９こと、磁気テープ記憶モジュール
（４）の状態を示すステータス情報は。
の動作中はもちろん９こと、磁気テープ記憶モジュール
（４）の状態を示すステータス情報は。
常に磁気テープ入出力信号（３）として磁気テープ入み
動作は終了し、この情報を入出力回路（１）から外部へ
入出力情報（９）として送る。
動作は終了し、この情報を入出力回路（１）から外部へ
入出力情報（９）として送る。
従来の磁気テープ制御装置は以上のような回路構成で、
−ｍ−ドウェア設計がなされていたために、各回路の部
品点数が増大し、装置の規模が太き（、制御が複雑にな
り、信頼性が低Ｆするという欠点があった。
−ｍ−ドウェア設計がなされていたために、各回路の部
品点数が増大し、装置の規模が太き（、制御が複雑にな
り、信頼性が低Ｆするという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、従来デ１−ド回路。
めになされたもので、従来デ１−ド回路。
タイミンク回路、データ処理回路から構成していた１ｌ
ｊｌｌ ｍ回路を、Ｃ，ＰＵとそのプロクラムを記憶す
る記憶回路とで構成することによって１部品点数を少な
くし、信頼性を向上することのできる磁気テープ制御装
置を提供することを目的としている。
ｊｌｌ ｍ回路を、Ｃ，ＰＵとそのプロクラムを記憶す
る記憶回路とで構成することによって１部品点数を少な
くし、信頼性を向上することのできる磁気テープ制御装
置を提供することを目的としている。
以下、この発明の一実施例を図について説明する。第２
図において、（１）は入出力回路、（２）は磁気テープ
入出力回路、（３）は磁気テープ入出力信号。
図において、（１）は入出力回路、（２）は磁気テープ
入出力回路、（３）は磁気テープ入出力信号。
（４）は後述の磁気テープ制御装置ａ■が制御する磁気
テープ記憶モンユール、ａｎはＣＰＵをベースにした制
御回路、（］々はＣＰＵ（ｉｌｌの動作プログラムを記
憶している記憶回路、（１３＋はＣＰＵＱＩ）と直接接
続され、該ＣＰＵ（ＩＩ）と情報（データ）のやり取り
を行うデータバスである。またａＯ）は上記入出力回路
（１）、磁気テープ人出力回路（２）、制御回路（ＩＩ
） 、記憶回路ｔ１２１ 、データバスＯＪで構成され
る磁気テープ制御装置である。
テープ記憶モンユール、ａｎはＣＰＵをベースにした制
御回路、（］々はＣＰＵ（ｉｌｌの動作プログラムを記
憶している記憶回路、（１３＋はＣＰＵＱＩ）と直接接
続され、該ＣＰＵ（ＩＩ）と情報（データ）のやり取り
を行うデータバスである。またａＯ）は上記入出力回路
（１）、磁気テープ人出力回路（２）、制御回路（ＩＩ
） 、記憶回路ｔ１２１ 、データバスＯＪで構成され
る磁気テープ制御装置である。
また第３図において、外部との入出力情報＋’Ｊを人力
情報フォーマットと出力情報フォーマットに示す。
情報フォーマットと出力情報フォーマットに示す。
入力情報は、命令コード情報（１４１と、命令コード情
報が磁気テープ記憶モジュール（４）に「書き込ミＪを
指示している時に複数個あるデータ記憶回路（７）の選
択指示を行なうための所定のデータ記憶回路（７）の先
頭アドレスと記憶データ数とを表わすメモリ使用許可情
報０９とから成る。
報が磁気テープ記憶モジュール（４）に「書き込ミＪを
指示している時に複数個あるデータ記憶回路（７）の選
択指示を行なうための所定のデータ記憶回路（７）の先
頭アドレスと記憶データ数とを表わすメモリ使用許可情
報０９とから成る。
出力情報は、入力情報に応じて磁気テープ記憶モジュー
ル（４）が一連の動作を終了した時の、磁気テープ記憶
モジュール（４）のステータスと磁気テープ制御装置α
Ｑ自身のステータスとを示すステータス情報（１０と、
入力情報の命令コード情報が磁気テープ記憶モジュール
（４）からの「読み出しＪを指示していた時に所定のデ
ータ記憶回路（７）に記憶したデータ数を示す記憶デー
タ数０ηとから成る。
ル（４）が一連の動作を終了した時の、磁気テープ記憶
モジュール（４）のステータスと磁気テープ制御装置α
Ｑ自身のステータスとを示すステータス情報（１０と、
入力情報の命令コード情報が磁気テープ記憶モジュール
（４）からの「読み出しＪを指示していた時に所定のデ
ータ記憶回路（７）に記憶したデータ数を示す記憶デー
タ数０ηとから成る。
次に動作について説明する。制御回路（ＣＰ Ｕ） （
ＩＩ）の動作はすべて記憶回路＋１２１にプログラムさ
れている。
ＩＩ）の動作はすべて記憶回路＋１２１にプログラムさ
れている。
今、磁気テープ記憶モジュル（４）にデータを「書き込
む」場合を例にとって説明する。
む」場合を例にとって説明する。
外部からの入力情報が入出力回路（１）で入力される、
と、制御回路（１１）は、データバスライン＋１３１を
通して該情報を得る。この情報から得た命令コード情報
（１４１によって、制御回路（ＩＩｌはあらかじめ記憶
している制御手順を実行する。まず、゛上記制御回路（
ＩＩ）は、磁気テープ記憶モジュール（４）の起動シー
ケンスをデータバス（１３Ｉに出力し、磁気テープ入出
力回路（２）はこれを磁気テープ入出力信号（３）とし
て、起動のための制御信号を磁気テープ記憶モジコーー
ル（４）へ出力する。また、メモリ使用許可信号ａ９は
、データバス（１３１に接続されている多くのデータ記
憶回路（７）から所定のデータ記憶回路（７）を指定す
るための該記憶回路（７）の先頭アドレスと該記憶回路
（７）のデータ数とからなっており、これにより磁気テ
ープ記憶モジュール（４）への書き込みデータを記憶し
ているデータ記憶回路（７）と、該データ記憶回路（７
）のデータ数が定まる。そして制御回路（Ｈｌは、デー
タバス０３１を通して指定されたデータ記憶回路（７）
からデータを取り込み、磁気テープ記憶モジュール）４
）の記憶データフォーマットに変更してこれをデータバ
スＧＪに出力し、磁気テープ入出力回路（２）で磁気テ
ープ入出力信号（３）として記憶データを磁気テープ記
憶モジュール（４）へ出力する。
と、制御回路（１１）は、データバスライン＋１３１を
通して該情報を得る。この情報から得た命令コード情報
（１４１によって、制御回路（ＩＩｌはあらかじめ記憶
している制御手順を実行する。まず、゛上記制御回路（
ＩＩ）は、磁気テープ記憶モジュール（４）の起動シー
ケンスをデータバス（１３Ｉに出力し、磁気テープ入出
力回路（２）はこれを磁気テープ入出力信号（３）とし
て、起動のための制御信号を磁気テープ記憶モジコーー
ル（４）へ出力する。また、メモリ使用許可信号ａ９は
、データバス（１３１に接続されている多くのデータ記
憶回路（７）から所定のデータ記憶回路（７）を指定す
るための該記憶回路（７）の先頭アドレスと該記憶回路
（７）のデータ数とからなっており、これにより磁気テ
ープ記憶モジュール（４）への書き込みデータを記憶し
ているデータ記憶回路（７）と、該データ記憶回路（７
）のデータ数が定まる。そして制御回路（Ｈｌは、デー
タバス０３１を通して指定されたデータ記憶回路（７）
からデータを取り込み、磁気テープ記憶モジュール）４
）の記憶データフォーマットに変更してこれをデータバ
スＧＪに出力し、磁気テープ入出力回路（２）で磁気テ
ープ入出力信号（３）として記憶データを磁気テープ記
憶モジュール（４）へ出力する。
また２制御回路（１］）は、データ数の転送処理を行う
と、磁気テープ記憶モジュール（４）の停止シーケンス
をデータバスＯＪに出力し、磁気テープ入出力回路（２
）でこれを磁気、テープ入出力信号（３）として、停止
のための制御信号を磁気テープ記憶モジュール１４）へ
出力する。
と、磁気テープ記憶モジュール（４）の停止シーケンス
をデータバスＯＪに出力し、磁気テープ入出力回路（２
）でこれを磁気、テープ入出力信号（３）として、停止
のための制御信号を磁気テープ記憶モジュール１４）へ
出力する。
さらに制御回路＋ｉｉ＋は、磁気テープ記憶モジュール
（４）のステータスを磁気テープ入出力回路（２）から
データバスＧ３１を通して一連の動作中受は取っており
、ステータスに異常があれば停止シーケンスを実行する
。
（４）のステータスを磁気テープ入出力回路（２）から
データバスＧ３１を通して一連の動作中受は取っており
、ステータスに異常があれば停止シーケンスを実行する
。
この一連のｔｔｉ制御シーケンスが終了すると、制御回
路（１１１はデータバスＯＪにステータス情報（１６）
を出力し、入出力回路（１）で入出力情報（９）１とし
てステータス情報を出力する。
路（１１１はデータバスＯＪにステータス情報（１６）
を出力し、入出力回路（１）で入出力情報（９）１とし
てステータス情報を出力する。
上記動作説明においては、データを磁気テープ記憶モジ
ュール（４）に癲き込む場合を示したが、他の場合につ
いてもすべてあらかじめ記憶している記憶回路（プログ
ラム） ＋１２１の制御手順に従って制御回路ｕｌＪは
実行する。
ュール（４）に癲き込む場合を示したが、他の場合につ
いてもすべてあらかじめ記憶している記憶回路（プログ
ラム） ＋１２１の制御手順に従って制御回路ｕｌＪは
実行する。
なお、上記実施例では、データ記憶回路（７）を外部に
置き、制御回路ｆｉｌｌは磁気テニプ紀憶モジュール（
４）とデータ記憶回路（７）とのデータ交換しか実施し
ていないが、磁気テープ制御装置（１［ｊの中に、外部
と、データ記憶回路（７）とインタフェースをする制御
回路、例えはＤＭＡ回路（ダイレクトメモリアクセス）
を用いると、データ記憶回路（７）は磁気テープｉｌｉ
制御装置（１ωの構成品とすることができ、上記実施例
と同様の効果を奏する。
置き、制御回路ｆｉｌｌは磁気テニプ紀憶モジュール（
４）とデータ記憶回路（７）とのデータ交換しか実施し
ていないが、磁気テープ制御装置（１［ｊの中に、外部
と、データ記憶回路（７）とインタフェースをする制御
回路、例えはＤＭＡ回路（ダイレクトメモリアクセス）
を用いると、データ記憶回路（７）は磁気テープｉｌｉ
制御装置（１ωの構成品とすることができ、上記実施例
と同様の効果を奏する。
これにより磁気テープ記憶モジュールの９１作を制御し
、メモリ使用許可情報によって外部のデータ記憶回路群
を選択し、磁気テープ記憶モジュールとのデータ交換及
び処理を行うようにしたので、部品点数が少なくなり、
装置が安価にでき、信頼性か同上され、梢反の高いもの
が得られる効果がある。
、メモリ使用許可情報によって外部のデータ記憶回路群
を選択し、磁気テープ記憶モジュールとのデータ交換及
び処理を行うようにしたので、部品点数が少なくなり、
装置が安価にでき、信頼性か同上され、梢反の高いもの
が得られる効果がある。
第１図は従来の磁気テープ制御装置を示す１０ツク図、
第２図はこの発明の一実施例による磁気テープ制御装置
を示すブロック図、第３図はこの発明の一実施例による
磁気テープ制御装置と外部との入出力情報を表わす入出
力情報フォーマットを示す図である。 （１）・・・入出力回路、（２）・・・磁気テープ入出
力回路２１４）・・・磁気テープ記憶モジュール、（７
）・・・データｄ己憶回路、（９）゛・・・入出力情報
、■）・・・磁気テープ制御装置、（１１１・・・制御
回路（ＣＰＵ）、（１り・・・記憶回路〔プログラム〕
。 （１３）・・・データバス。 なお１図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −
第２図はこの発明の一実施例による磁気テープ制御装置
を示すブロック図、第３図はこの発明の一実施例による
磁気テープ制御装置と外部との入出力情報を表わす入出
力情報フォーマットを示す図である。 （１）・・・入出力回路、（２）・・・磁気テープ入出
力回路２１４）・・・磁気テープ記憶モジュール、（７
）・・・データｄ己憶回路、（９）゛・・・入出力情報
、■）・・・磁気テープ制御装置、（１１１・・・制御
回路（ＣＰＵ）、（１り・・・記憶回路〔プログラム〕
。 （１３）・・・データバス。 なお１図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −
Claims (1)
- は）ディジタル情報の磁気テープ記憶モジュールへの記
憶を制御する磁気テープ制御装置において、外部からの
情報を入出力するための入出力回路と、該入出力回路か
らの入力情報に対応する上記磁気テープ記憶モジュール
の制御手順を予め記憶している記憶回路と、上記制御手
順に従って上記磁気テープ記憶モジュールの動作を制御
するとともに上記入力情報によってデータバスに接続さ
れている外部記憶回路群を選択しその記憶内容を用いて
上記磁気テープ記憶モジュールのデータの交換及び処理
を行う制御回路と、該制御回路によって制御され上記磁
気テープ記憶モジュールと情報の入出力を行う磁気テー
プ入出力回路とを備えたことを特徴とする磁気テープ制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22976382A JPS59121605A (ja) | 1982-12-28 | 1982-12-28 | 磁気テ−プ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22976382A JPS59121605A (ja) | 1982-12-28 | 1982-12-28 | 磁気テ−プ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59121605A true JPS59121605A (ja) | 1984-07-13 |
Family
ID=16897286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22976382A Pending JPS59121605A (ja) | 1982-12-28 | 1982-12-28 | 磁気テ−プ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121605A (ja) |
-
1982
- 1982-12-28 JP JP22976382A patent/JPS59121605A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3735354A (en) | Multiplexed memory request interface | |
| JPS59121605A (ja) | 磁気テ−プ制御装置 | |
| JPS62117001A (ja) | プログラマブルシ−ケンスコントロ−ラの入出力処理方法 | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JP3117214B2 (ja) | シーケンサのマイクロプログラム制御方式 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JP2541351B2 (ja) | 半導体試験装置 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JPH01234957A (ja) | Ｄｍａ制御方法及び装置 | |
| JPH01145730A (ja) | データ行先き制御方式 | |
| JPH05165741A (ja) | 入出力処理装置 | |
| JPS6336021B2 (ja) | ||
| JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
| JPS58195230A (ja) | チヤネル制御装置 | |
| JPH027139A (ja) | ストアデータレジスタ選択方式 | |
| JPH01131906A (ja) | プログラム検証方式 | |
| JPS5839328A (ja) | 補助記憶デ−タ入出力制御装置 | |
| JPH03219342A (ja) | プログラマブルアドレス変換方式 | |
| JPS58159150A (ja) | 制御記憶装置の診断装置 | |
| JPH0496826A (ja) | 割込制御装置 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPS61165150A (ja) | 主記憶アクセス方式 | |
| JPS59109929A (ja) | 入出力制御装置 | |
| JPS5840618A (ja) | プロセス入出力制御方式 | |
| JPH04182802A (ja) | 制御システム |