JPS59117247A - 半導体集積回路装置用アキシヤルピンパツケ−ジ - Google Patents
半導体集積回路装置用アキシヤルピンパツケ−ジInfo
- Publication number
- JPS59117247A JPS59117247A JP22617482A JP22617482A JPS59117247A JP S59117247 A JPS59117247 A JP S59117247A JP 22617482 A JP22617482 A JP 22617482A JP 22617482 A JP22617482 A JP 22617482A JP S59117247 A JPS59117247 A JP S59117247A
- Authority
- JP
- Japan
- Prior art keywords
- package
- axial pin
- pin
- contact
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体集積回路装置用のアキシャルピンパッ
ケージに関する。更に詳しくは、アキシャルビンパッケ
ージのテストを容易にするために、パッケージ上、ピン
に接続されたパッドを設けたアキシャルピンパッケージ
に関スル。
ケージに関する。更に詳しくは、アキシャルビンパッケ
ージのテストを容易にするために、パッケージ上、ピン
に接続されたパッドを設けたアキシャルピンパッケージ
に関スル。
アキシャルビンパッケージＬＳＩ（大規模集積回路）を
テストする方法として、従来は、第１図に示す如（、ア
キシャルピンｌの先端部に別のピン２をスプリング（図
示せず）により押しつけて接触をとるとかコネクタに差
し込むとかして、測定系に接続していた。しかし、この
方法では、ピン表面の酸化絶縁膜等のために、パッケー
ジピンと測定系のピンの間で接触不良が起こりやすいと
いう欠点があった。スピンへの応力がかかりやすく、ピ
ンとピン、ピンとソケット間の合わせ精度も必要であっ
た。尚第１図中、３はパッケージである。
テストする方法として、従来は、第１図に示す如（、ア
キシャルピンｌの先端部に別のピン２をスプリング（図
示せず）により押しつけて接触をとるとかコネクタに差
し込むとかして、測定系に接続していた。しかし、この
方法では、ピン表面の酸化絶縁膜等のために、パッケー
ジピンと測定系のピンの間で接触不良が起こりやすいと
いう欠点があった。スピンへの応力がかかりやすく、ピ
ンとピン、ピンとソケット間の合わせ精度も必要であっ
た。尚第１図中、３はパッケージである。
本発明は上述の如き欠点を解消した新規なアキシャルビ
ンパッケージを提供することを目的とし。
ンパッケージを提供することを目的とし。
本発明は各アキシャルピンに接続したコンタクト用パッ
ドを設置ＬｓＩのテスト時にコンタクト性のよいプロー
ブ針を押しあてて接触がとれることを可能としたアキシ
ャルピンパッケージに係るもめである。これによりプロ
ーブ針でテスト可能なアキシャルピンパッケージが実現
でき安定なコンタクト性が得られ、合わせ精度も軽減可
能となる。
ドを設置ＬｓＩのテスト時にコンタクト性のよいプロー
ブ針を押しあてて接触がとれることを可能としたアキシ
ャルピンパッケージに係るもめである。これによりプロ
ーブ針でテスト可能なアキシャルピンパッケージが実現
でき安定なコンタクト性が得られ、合わせ精度も軽減可
能となる。
以下に本発明を、実施例を示す図面に基づいて説明する
。
。
第２図は本発明アキシャルピンパッケージの底面図を示
し、第３図は同側面図を示す。第２図及び第３図に示す
如く、本発明パッケージにあっては、アキシャルピンパ
ッケージのパッケージベース４上の金属のピン５そばに
金属層のパッド６を形成せしめて成る。ＬＳＩをテスト
する際にはパッド６にプローブ針を押しあてて接触させ
導通をとる。即ち、パッケージ上にテストパッドを設け
、第３図に示す如（、このテストパッド６にプローブ針
７を押しつけることによって、金属層に形成されるかも
しれない酸化絶縁膜等があってもそれを破っても接触が
とれるようになる。
し、第３図は同側面図を示す。第２図及び第３図に示す
如く、本発明パッケージにあっては、アキシャルピンパ
ッケージのパッケージベース４上の金属のピン５そばに
金属層のパッド６を形成せしめて成る。ＬＳＩをテスト
する際にはパッド６にプローブ針を押しあてて接触させ
導通をとる。即ち、パッケージ上にテストパッドを設け
、第３図に示す如（、このテストパッド６にプローブ針
７を押しつけることによって、金属層に形成されるかも
しれない酸化絶縁膜等があってもそれを破っても接触が
とれるようになる。
なお、パッケージに突出するピンの具体的構造の各種変
形例を、第４図（ａ）〜第４図（ｄ）に示す。同図にて
、６は上述したような、集積回路装置に電気接続された
パッドを示し、４はパッケージ本体を示す。５は、第２
図および第３図に示されたピンを示す。７は、ピンとパ
ッドとの間を固着しているろう材を示している。
形例を、第４図（ａ）〜第４図（ｄ）に示す。同図にて
、６は上述したような、集積回路装置に電気接続された
パッドを示し、４はパッケージ本体を示す。５は、第２
図および第３図に示されたピンを示す。７は、ピンとパ
ッドとの間を固着しているろう材を示している。
第５図（ａ）〜（ｅ）は、バンドの平面形状の各種変形
例を示す。第２図および第３図に示された各部分と同一
機能を有するものは同一符号を以って示されている。
例を示す。第２図および第３図に示された各部分と同一
機能を有するものは同一符号を以って示されている。
なお、ピン配置は、第２図に示されたものに限定されず
１円形状のビン配置としても良い。
１円形状のビン配置としても良い。
本発明によればアキシャルピンパッケージのテスト時、
鋭い針先が酸化絶縁膜を破り、完全な接触をする。その
為に接触不良がなくなり、多ピンパツケージにあっても
そのテストは容易であり、テストの信頼性が向上し、延
いては製品の信頼性を向上することができる。
鋭い針先が酸化絶縁膜を破り、完全な接触をする。その
為に接触不良がなくなり、多ピンパツケージにあっても
そのテストは容易であり、テストの信頼性が向上し、延
いては製品の信頼性を向上することができる。
第１図は従来例を示すパッケージの側面図、第２図は本
発明実施例を示すパッケージの底面図、 第３図は同側面図であり、第１図及び第３図にはＬＳＩ
のテスト方法をも併せて示しである。 第４図（ａ）〜第４図（ｄ）はピンおよびパッドを具体
的に示すための断面図、 第５図（ａ）〜第５図（ｅ）はパッドの平面形状を示す
ための平面図である。 “−Ａｙ’ｙ−）絆・５−ｅ ７・６− ” ｙ、、！
″″、・代理人 弁理士 薄 １）利 幸 ぜ第
１ 図 第 ２ 図 第 ３ 図 第 ４ 図 （ｔｙ−＞ 第 ４ 図Ｏ） 第 ４ 図（ｃ） 第 ４ 図 （ｃｌ） 第 ５ 図 （０−） σ〜電り二〇〜ａ 第 ５ 図（ｂ） 第 ５ 図 （Ｃ） 第 ５ 図（ｄ） 第 ５ 図 （ｅ） ２０１−
発明実施例を示すパッケージの底面図、 第３図は同側面図であり、第１図及び第３図にはＬＳＩ
のテスト方法をも併せて示しである。 第４図（ａ）〜第４図（ｄ）はピンおよびパッドを具体
的に示すための断面図、 第５図（ａ）〜第５図（ｅ）はパッドの平面形状を示す
ための平面図である。 “−Ａｙ’ｙ−）絆・５−ｅ ７・６− ” ｙ、、！
″″、・代理人 弁理士 薄 １）利 幸 ぜ第
１ 図 第 ２ 図 第 ３ 図 第 ４ 図 （ｔｙ−＞ 第 ４ 図Ｏ） 第 ４ 図（ｃ） 第 ４ 図 （ｃｌ） 第 ５ 図 （０−） σ〜電り二〇〜ａ 第 ５ 図（ｂ） 第 ５ 図 （Ｃ） 第 ５ 図（ｄ） 第 ５ 図 （ｅ） ２０１−
Claims (1)
- アキシャルピンパッケージにおいて、各ピンに接続され
たパッドをパッケージ表面に付加したことを特徴とする
半導体集積回路装置用アキシャルピンパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22617482A JPS59117247A (ja) | 1982-12-24 | 1982-12-24 | 半導体集積回路装置用アキシヤルピンパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22617482A JPS59117247A (ja) | 1982-12-24 | 1982-12-24 | 半導体集積回路装置用アキシヤルピンパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117247A true JPS59117247A (ja) | 1984-07-06 |
Family
ID=16841036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22617482A Pending JPS59117247A (ja) | 1982-12-24 | 1982-12-24 | 半導体集積回路装置用アキシヤルピンパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475259A (en) * | 1991-10-17 | 1995-12-12 | Fujitsu Limited | Semiconductor device and carrier for carrying semiconductor device |
-
1982
- 1982-12-24 JP JP22617482A patent/JPS59117247A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475259A (en) * | 1991-10-17 | 1995-12-12 | Fujitsu Limited | Semiconductor device and carrier for carrying semiconductor device |
| US5637923A (en) * | 1991-10-17 | 1997-06-10 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device |
| US5666064A (en) * | 1991-10-17 | 1997-09-09 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
| US5736428A (en) * | 1991-10-17 | 1998-04-07 | Fujitsu Limited | Process for manufacturing a semiconductor device having a stepped encapsulated package |
| US5750421A (en) * | 1991-10-17 | 1998-05-12 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010001541A1 (en) | Structure and method for probing wiring bond pads | |
| JP2000180506A (ja) | 半導体装置検査用コンタクト装置 | |
| JP2005172581A (ja) | 半導体試験装置 | |
| JPS59117247A (ja) | 半導体集積回路装置用アキシヤルピンパツケ−ジ | |
| JPH1151970A (ja) | プローブカード | |
| JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP7421990B2 (ja) | 電気的接続装置および検査方法 | |
| JPH0331077Y2 (ja) | ||
| JPH03120474A (ja) | プローブカード | |
| JPS585977Y2 (ja) | 印刷配線板の検査用ピン | |
| JPH0574887A (ja) | 探 針 | |
| JPS6236137Y2 (ja) | ||
| KR100231481B1 (ko) | 프로브패드 | |
| JPS59208469A (ja) | プロ−ブカ−ド | |
| JPH0621169A (ja) | ウェハのプローバ装置とそのプロービング方法及びｉｃパッケージのプローバ装置とそのプロービング方法 | |
| JPS6141232Y2 (ja) | ||
| JP2003294808A (ja) | Ｂｇａタイプｉｃの測定用位置決め機能付ｉｃソケット | |
| JP2759193B2 (ja) | プローブ測定方法 | |
| JPH04115545A (ja) | プローブカード | |
| JPH0661316A (ja) | プローブ集合体 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPH08313556A (ja) | プローブとプローブ用アダプタとプローブ位置決め治具 | |
| JPH0219745Y2 (ja) | ||
| JPH065686A (ja) | 半導体集積回路装置 | |
| JPH04252964A (ja) | テスターヘッド |