JPS59114724A - デイスプレイパネルの電極形成方法 - Google Patents

デイスプレイパネルの電極形成方法

Info

Publication number
JPS59114724A
JPS59114724A JP57224501A JP22450182A JPS59114724A JP S59114724 A JPS59114724 A JP S59114724A JP 57224501 A JP57224501 A JP 57224501A JP 22450182 A JP22450182 A JP 22450182A JP S59114724 A JPS59114724 A JP S59114724A
Authority
JP
Japan
Prior art keywords
substrate
display panel
film
electrode
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57224501A
Other languages
English (en)
Inventor
Kiyoshi Takahashi
清 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57224501A priority Critical patent/JPS59114724A/ja
Publication of JPS59114724A publication Critical patent/JPS59114724A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明は各種のディスプレイパネルに於1ノるパネル電
極形成方法に関する。
(b)技術の背景 本発明の対象とされるディスプレイパネルは。
プラズマガスの放電発光を応用した所謂プラズマディス
プレイパネルに係り、特にパネル駆動の放電用電極所謂
、透明電極の低抵抗化を図り、近時に於ける表示パネル
の大型化に対処せんとするものである。
(C)従来技術と問題点 係る表示パネルの基本的構成を、第1図のパネル断面図
によって説明する。
第1図において、lとl゛は平板状のガラスからなる絶
縁基板、2と3は前記の基板面に蒸着手段により成膜形
成する放電用の透明電極、4は前記電極表面がガス放電
空隙に露出しない様被着する絶縁層あるいは誘電体層、
5はイオン衝撃から絶縁M4を保護する保i!層、及び
6は前記の基板lと2の間の微細空隙、空隙6は前記基
板間の7で示すスペーサにより気密に保持される。更に
微細空隙6にはネオンガスを主成分とするガスが充填且
つ封止されて表示パネル基体が構成される。
ところで、前記の基板表面上の放電電極2又は3は、従
来1例えば酸化インジウム(In203)等の透明電極
を真空蒸着法により厚さ1μm程度を膜付けし、その後
、マトリックスパターン形成のレジスト塗着をし写真蝕
刻技法により例図の如きマトリックス電極を形成してい
た。
然し乍ら、  In系の合金及びその酸化物の成膜には
、基板表面の微小な塵を核として成長し易い傾向がある
為、前記蒸着の膜厚さ10000人(1μm)より更に
厚い透明電極膜の成膜には、異常成長を来し白濁してし
まう。これに伴ない、電極膜の実効抵抗を下げることが
出来ない。
更に、前記異常成長を来し白濁した電極生成膜はその後
のマトリックスパターン形成に係る電極形成時、塗着の
レジストとの密着性が悪く、塗着ムラ生ずる等レジスト
コーティングに支障を来たし問題がある。
(d)発明の目的 本発明の目的は前記の問題点を解決することである。即
ち、均一な低抵抗の透明電極膜を形成することによりパ
ネル表示の輝度を高め且つ表示面の大きさに関係なく発
光輝度の高いプラズマディスプレイパネルを実現する手
段を提示することである。
(e)発明の構成 前記の目的は、@細空隙でもって対向する夫々の基板面
上に放電電極と絶縁層が配置され且つ前記基板の対向空
隙に放電ガスを気密封止せる表示パネルに係る前記放電
電極の蒸着膜形成方法に於て、成膜前、放電プラズマ中
でエツチングして基板表面を清浄とする工程と、前記基
板表面にIn系合金股厚さ1μm以上を成膜する工程と
からなる電極形成方法として達成される。
(f)発明の実施例 以下1本発明の一実施例を、第2図電極形成をなすペル
ジャー装置断面図を参照しながら説明する。
第2図中、10はへルジャー装置の筐体、11は筐体1
0内の排気系連結部、12ば加工対象の基板支持台兼ス
パンタエソヂ電極、13は前記の電極12に固定された
加工基板、14はシャッタ兼スパッタエッチ電極、15
はシャッタ14を回動させる回転機構、16はスパッタ
エッチ電源。
17はペルジャー装置内に供給の不活性ガス源連結のガ
ス開閉弁、及び18と19は蒸発源と該蒸発源制御の電
子ビーム電源である。
前記構成の装置による低抵抗の電極膜成膜方法を以下説
明する。
洗浄済みの基板13を支持台12に懸吊すると共に、シ
ャック14を図示閉止状態として、先づ。
スパッタエッチ電源16によるプラズマエツチングをな
す。この場合、排気系11により筐体10内部を一旦真
空とし次いでガス開閉弁17を介して、筺体10内をア
ルゴン等不活性ガスを充填する。
次に前記エッチ電源16に接続のスパッタエッチ電源1
2と14の間で、基板13がエツチングされる様に12
側電極を深いバイアス状態となしプラズマガスによる基
板表面の清浄化をなす。
その後、前記の電源16を解放し、且つ回転機構15に
よりシャッタ14を機械的に解放して。
In系合金又はIn系酸化物収容の蒸発源(坩堝)18
と電子ビーム電源19とにより基板への前記金属蒸着膜
の成膜をなす。
前記のスパンクエソチとその後の電子ビーム成膜方法に
よる蒸着合金膜は、従来困難とされた1μm以上の成膜
でも異常成長がなく、均質且つ緻密な表面の滑らかな電
極膜が形成される。
第3図は1本発明の電極形成方法により得られたIn2
03−5%5n0211iに就き、電気的抵抗を計測し
たデータである。
図の横軸は蒸着膜厚さ〔μm〕、又縦軸は単位膜厚さ当
りの比抵抗値(Ohm/口μm〕で表示しである。
即ち9図示平坦性のよい特性は、 1iii+厚さ1ミ
クロン〔μm〕以上に於ても同質の電極膜であることを
示すものである。
この様な手段になるIn系合金及びその酸化物成膜体を
プラズマディスプレイパネルの電極に用いると表示のド
ラ1−輝度が二倍以上にもなり2表示品質が向上する。
(g)発明の効果 以上、詳細に説明した本発明のディスプレイパネルの電
極形成方法によれば、1 〔μm〕以上の厚い導電膜が
形成容易であり、これにともない低抵抗性の透明電極が
安価に提供可能となる。係る観点から本発明の実用的効
果は大きい。
【図面の簡単な説明】
第1図は表示パネルの基本的構成を示す断面図第2図は
本発明の詳細な説明するペルジャー装置の断面図、及び
第3図は本発明になる電極膜の象とする電極、4ば絶縁
層、6ば微細空隙、12は加工対象基板の支持台束スパ
ッタエッチ電源。 13は前記の電極12に固定された加工基板、14はシ
ャッタ兼スパンタエソチ電極、15はシャッタ14を回
動させる回転機構、16ばスパッタエッチ電源、及び1
8と19は蒸発源と電子ヒーム電源である。 手 1 聞 ヰ 2 図 を 3 口 ( $ 〔μm〕

Claims (1)

    【特許請求の範囲】
  1. 微細空隙でもって対向する夫々の基板面上に放電電極と
    絶縁層が配置され且つ前記基板の対向空隙に放電ガスを
    気密封止せる表示パネルに係る前記放電電極の蒸着膜形
    成方法に於て、成膜前、放電プラズマ中でエツチングし
    て基板表面を清浄とする工程と、前記基板表面にIn系
    合金膜厚さ1μm以上を成膜する工程とよりなることを
    特徴とするディスプレイパネルの電極形成方法。
JP57224501A 1982-12-21 1982-12-21 デイスプレイパネルの電極形成方法 Pending JPS59114724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57224501A JPS59114724A (ja) 1982-12-21 1982-12-21 デイスプレイパネルの電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57224501A JPS59114724A (ja) 1982-12-21 1982-12-21 デイスプレイパネルの電極形成方法

Publications (1)

Publication Number Publication Date
JPS59114724A true JPS59114724A (ja) 1984-07-02

Family

ID=16814783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57224501A Pending JPS59114724A (ja) 1982-12-21 1982-12-21 デイスプレイパネルの電極形成方法

Country Status (1)

Country Link
JP (1) JPS59114724A (ja)

Similar Documents

Publication Publication Date Title
US6471879B2 (en) Buffer layer in flat panel display
KR20020070755A (ko) 플라즈마 디스플레이 패널
JPS62211378A (ja) スパツタ装置
JPS59114724A (ja) デイスプレイパネルの電極形成方法
JP2000222944A (ja) Ito透明導電膜付き基板およびito透明導電膜の成膜方法
JP3727693B2 (ja) TiN膜製造方法
JPS6320461A (ja) 薄膜形成装置
JPH0273963A (ja) 低温基体への薄膜形成方法
JPS61292817A (ja) 透明電導性金属酸化物膜の形成方法
JP3427430B2 (ja) エレクトロクロミック調光体の製造方法およびスパッタリング装置
JPH0867981A (ja) スパッタ装置
JPH04318164A (ja) 薄膜形成方法
JPH05339725A (ja) スパッタリング装置
JP3040432B2 (ja) スパッタリング用ターゲット
JPH03215664A (ja) 薄膜形成装置
JPS6277477A (ja) 薄膜形成装置
JP2006091174A (ja) 液晶表示素子の製造方法
JP3831433B2 (ja) 透明導電膜およびその製造方法
JP2901984B2 (ja) 導電性薄膜製造装置
JPH07300674A (ja) 薄膜形成装置
JPH06450Y2 (ja) コイル可動式イオンプレ−テイング装置
WO2021239211A1 (en) Method for generating a layer stack and method for manufacturing a patterned layer stack
JPH05190032A (ja) 透明導電膜の成膜方法
JPH03271367A (ja) スパッタリング装置
JPS63136491A (ja) 薄膜el素子の製造方法