JPS59111539A - 電子計算機システム - Google Patents
電子計算機システムInfo
- Publication number
- JPS59111539A JPS59111539A JP57221668A JP22166882A JPS59111539A JP S59111539 A JPS59111539 A JP S59111539A JP 57221668 A JP57221668 A JP 57221668A JP 22166882 A JP22166882 A JP 22166882A JP S59111539 A JPS59111539 A JP S59111539A
- Authority
- JP
- Japan
- Prior art keywords
- loading
- basic
- microprogram
- optional
- option
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａ１発明の技術分野
本発明は、電子計算機システムを始動させる際の制御方
式、特にマイクロプログラムで制御されるシステムを始
動するための制御方式に関する。
式、特にマイクロプログラムで制御されるシステムを始
動するための制御方式に関する。
（ｂｌ技術の背景
電子８１算機システムは通常、中央処理装置と、補助記
憶装置、入出力装置、磁気テープ装置および回線制御装
置などの周辺装置から構成されている。中央処理装置と
必要最小限の周辺装置とで標準的な電子計算機システム
が構成されるが、ユーザの要望に応じて磁気テープ装置
や回線関係の制御モクユールなどの周辺装置は任意に増
設できる。
憶装置、入出力装置、磁気テープ装置および回線制御装
置などの周辺装置から構成されている。中央処理装置と
必要最小限の周辺装置とで標準的な電子計算機システム
が構成されるが、ユーザの要望に応じて磁気テープ装置
や回線関係の制御モクユールなどの周辺装置は任意に増
設できる。
このように任意に増設される装置を総称してオプション
部と呼び、標準システム部を基本部と呼ぶ。
部と呼び、標準システム部を基本部と呼ぶ。
そして最近の電子計算機システムは、ファームウェアと
も呼ばれるマイクロプログラムで制御されるが、システ
ムを構成する中央処理装置やその他の周辺装置を始動す
る際のプログラムも、マイクロプログラムで構成される
。従ってシステムを構成する各装置を始動するには、マ
イクロプログラムをローディングする必要がある。一般
にマイクロプログラム方式の計算機では、ＩＭＰＬ （
Ｉｎｉｔｉａｌ Ｍｉｃｒｏｐｒｏｇｒａｍ Ｌｏａｄ
）即ち初期マイクロプログラムロードは、本体装置の
コントロールメモリに行なわれるが、このほかチャネル
制御として外部コントロールメモリにも行なわれる。
も呼ばれるマイクロプログラムで制御されるが、システ
ムを構成する中央処理装置やその他の周辺装置を始動す
る際のプログラムも、マイクロプログラムで構成される
。従ってシステムを構成する各装置を始動するには、マ
イクロプログラムをローディングする必要がある。一般
にマイクロプログラム方式の計算機では、ＩＭＰＬ （
Ｉｎｉｔｉａｌ Ｍｉｃｒｏｐｒｏｇｒａｍ Ｌｏａｄ
）即ち初期マイクロプログラムロードは、本体装置の
コントロールメモリに行なわれるが、このほかチャネル
制御として外部コントロールメモリにも行なわれる。
ｆｃ）従来技術とその問題点
第１図は電子計算機システムを示すブロック図で、プロ
セッサＰで、磁気ディスク装置などの基本部へと磁気テ
ープ装置Ｂや回線制御装置Ｃなどのオプション部が制御
される。従来はシステムを構成する各装置を始動する際
のＩＭＰＬは、中央処理装置などの基本部の制御を司っ
ている基本ファームウェアもオプションファームウェア
も一斉にＩＭＰＬが行なわれることもあって、ローディ
ングに先立ってプロセッサＰから、各装置へ、Ｂ、Ｃの
状態をチェックした結果エラーが発生ずると、システム
の基本部もオプション部もすべてロードエラーとなって
、稼働不可能になる。即ち磁気テープ装置Ｂや回線制御
装置Ｃなどのオプション部が動作しなくても、標準シス
テムＡの部分だけでも動作すれば、充分ジョブを処理で
きる場合が多いが、ロードエラーになると標準システム
Ａもすべて動作不能となるため、処理が全く不可能にな
る。またアクソチメント・プリント基板などの未実装な
どの場合も同様にロードエラーとなる。
セッサＰで、磁気ディスク装置などの基本部へと磁気テ
ープ装置Ｂや回線制御装置Ｃなどのオプション部が制御
される。従来はシステムを構成する各装置を始動する際
のＩＭＰＬは、中央処理装置などの基本部の制御を司っ
ている基本ファームウェアもオプションファームウェア
も一斉にＩＭＰＬが行なわれることもあって、ローディ
ングに先立ってプロセッサＰから、各装置へ、Ｂ、Ｃの
状態をチェックした結果エラーが発生ずると、システム
の基本部もオプション部もすべてロードエラーとなって
、稼働不可能になる。即ち磁気テープ装置Ｂや回線制御
装置Ｃなどのオプション部が動作しなくても、標準シス
テムＡの部分だけでも動作すれば、充分ジョブを処理で
きる場合が多いが、ロードエラーになると標準システム
Ａもすべて動作不能となるため、処理が全く不可能にな
る。またアクソチメント・プリント基板などの未実装な
どの場合も同様にロードエラーとなる。
とごろが基本部は使用頻度が高く、且つ基本部だけで充
分ジョブを処理できる場合が多いので、マイクロプログ
ラムをローディングする際、標準システム部Ａのマイク
ロプログラムだけ正常にローディングできれば、オプシ
ョン部Ｂ、Ｃのマイクロプログラムがローディング不能
であっても、標準システム部Ａはロードエラーとしない
で、動作可能にできることが望ましい。
分ジョブを処理できる場合が多いので、マイクロプログ
ラムをローディングする際、標準システム部Ａのマイク
ロプログラムだけ正常にローディングできれば、オプシ
ョン部Ｂ、Ｃのマイクロプログラムがローディング不能
であっても、標準システム部Ａはロードエラーとしない
で、動作可能にできることが望ましい。
（ｄ）発明の目的
本発明は、従来のマイクロプログラムのローディング方
式におけるこのような要望に応え、周辺装置などのオプ
ション部がロードエラーとなっても、標準システム部が
ロードエラーとならない限り、標準システム部だけは稼
働可能にすることを目的とする。
式におけるこのような要望に応え、周辺装置などのオプ
ション部がロードエラーとなっても、標準システム部が
ロードエラーとならない限り、標準システム部だけは稼
働可能にすることを目的とする。
ｔｅ＋発明の構成
この目的を達成するために本発明は、電子計算機システ
ムを、それぞれ制御用のマイクロプログラムのローディ
ングが行なわれる基本部とオプション部とに別け、該基
本部への前記マイクロプログラムのローディングをオプ
ション部へのマイクロプログラムのローディン２゛に優
先して行ない、該ローディングがそれぞれ正常に行なわ
れたか否かを判断する機能をもつ制御部と、該基本部、
オプション部に対する前記ローディングの異常状態をオ
ペレータに通知するアラーム装置とで構成され、上記オ
プション部がローディング不能か否かの判断によらず、
基本部のみのローディングは可能とするよう前記制御部
にて制御する構成を採っている。
ムを、それぞれ制御用のマイクロプログラムのローディ
ングが行なわれる基本部とオプション部とに別け、該基
本部への前記マイクロプログラムのローディングをオプ
ション部へのマイクロプログラムのローディン２゛に優
先して行ない、該ローディングがそれぞれ正常に行なわ
れたか否かを判断する機能をもつ制御部と、該基本部、
オプション部に対する前記ローディングの異常状態をオ
ペレータに通知するアラーム装置とで構成され、上記オ
プション部がローディング不能か否かの判断によらず、
基本部のみのローディングは可能とするよう前記制御部
にて制御する構成を採っている。
（ｆ１発明の実施例
次に本発明によるマイクロプログラムのローディング方
式が実際上どのように具体化されるかを実施例で説明す
る。第２図は本発明にによるマイクロプログラムのロー
ディング方式の実施例を示５− すブロック図である。１はプロセッサで構成される制御
部で、基本部２とオプション部３が接続されている。基
本部２は、中央処理装置や磁気ディスク装置などのよう
な必要不可欠な装置を含むものであり、オプション部３
は、回線制御装置や磁気テープ装置など、オプションと
して付加される装置を含んでいる。
式が実際上どのように具体化されるかを実施例で説明す
る。第２図は本発明にによるマイクロプログラムのロー
ディング方式の実施例を示５− すブロック図である。１はプロセッサで構成される制御
部で、基本部２とオプション部３が接続されている。基
本部２は、中央処理装置や磁気ディスク装置などのよう
な必要不可欠な装置を含むものであり、オプション部３
は、回線制御装置や磁気テープ装置など、オプションと
して付加される装置を含んでいる。
基本部２は基本ファームウェア４でローディングされ、
オプション部３はオプションファームウェア５でローデ
ィングされる。そして基本ファームウェア４およびオプ
ションファームウェア５は、ｒＭＰＬローダ６で制御さ
れる。また基本ファームウェア４ではアラーム、装置７
が、オプションファームウェア５ではアラーム装置８が
それぞれ制御され、アラーム装置８にエラー信号が入力
する際は、判断部９にもエラー信号が入力するようにな
っている。
オプション部３はオプションファームウェア５でローデ
ィングされる。そして基本ファームウェア４およびオプ
ションファームウェア５は、ｒＭＰＬローダ６で制御さ
れる。また基本ファームウェア４ではアラーム、装置７
が、オプションファームウェア５ではアラーム装置８が
それぞれ制御され、アラーム装置８にエラー信号が入力
する際は、判断部９にもエラー信号が入力するようにな
っている。
第３図はこのローディング方式の動作をフローチャート
で示したもので、このフローチャートに従ってマイクロ
プログラムのローディング動作を６− 説明する。まずＩＭＰＬローダ６からローディング指令
が発生すると、基本ファームウェア４によって基本部２
の状態チェックが行なわれる。その結果異常がなければ
、基本部のマイクロプログラムのローディングが行なわ
れる。ところが基本部２に障害があったりして正常に動
作しない場合は、基本ファームウェア４からアラーム装
置７にエラー信号が入力して、オペレータに基本部２の
ローディング不能を知らせる。またこのエラー信号がＩ
ＭＰＬローダ６に入力して、ローディング動作を停止す
る。
で示したもので、このフローチャートに従ってマイクロ
プログラムのローディング動作を６− 説明する。まずＩＭＰＬローダ６からローディング指令
が発生すると、基本ファームウェア４によって基本部２
の状態チェックが行なわれる。その結果異常がなければ
、基本部のマイクロプログラムのローディングが行なわ
れる。ところが基本部２に障害があったりして正常に動
作しない場合は、基本ファームウェア４からアラーム装
置７にエラー信号が入力して、オペレータに基本部２の
ローディング不能を知らせる。またこのエラー信号がＩ
ＭＰＬローダ６に入力して、ローディング動作を停止す
る。
基本部２に異常がなく、ローディングを終了すると、オ
プションファームウェア５でオプション部３の状態チェ
ックを行なう。その結果異常がなければ、オプション部
のローディングを行なう。
プションファームウェア５でオプション部３の状態チェ
ックを行なう。その結果異常がなければ、オプション部
のローディングを行なう。
オプション部３に障害があったりしてローディング不能
の場合は、オプションファームウェア５からアラーム装
置８にエラー信号が入力して、オペレータにオプション
部３のローディング不能を知らせる。またこのエラー信
号が判断部９に入力して、オペレータの判断をあおくか
、プロセッサの判断でオプション部の状態チェックを中
止し、ローディングも実行しない。
の場合は、オプションファームウェア５からアラーム装
置８にエラー信号が入力して、オペレータにオプション
部３のローディング不能を知らせる。またこのエラー信
号が判断部９に入力して、オペレータの判断をあおくか
、プロセッサの判断でオプション部の状態チェックを中
止し、ローディングも実行しない。
オプション部３の状態チェックの結果なんら問題なくロ
ーディングできた場合は、総てのローディングを完了す
る。即ち基本部２もオプション部３も共にローディング
が完了し、以後全システムを利用してジョブを処理回部
となる。
ーディングできた場合は、総てのローディングを完了す
る。即ち基本部２もオプション部３も共にローディング
が完了し、以後全システムを利用してジョブを処理回部
となる。
基本部２はローディング可能でオプション部３がロード
エラーとなった場合は、オペレータによる外部からの判
断で、オプション部のローディングを省略し、基本部２
のみのＩＭＰＬを救済して稼動させ、処理を行なうこと
ができる。
エラーとなった場合は、オペレータによる外部からの判
断で、オプション部のローディングを省略し、基本部２
のみのＩＭＰＬを救済して稼動させ、処理を行なうこと
ができる。
ｆｇ１発明の効果
以上のように本発明によれば、電子針算機システムを、
それぞれ制御用のマイクロプログラムのローディングが
行なわれる基本部とオプション部とに別け、該基本部へ
の前記マイクロプログラムのローディングをオプション
部へのマイクロプログラムのローディングに優先して行
ない、該ローディングがそれぞれ正常に行なわれたか否
かを判断する機能をもつ制御部と、該基本部、オプショ
ン部に対する前記ローディングの異常状態をオペレータ
に通知するアラーム装置とで構成され、上記オプション
部がローディング不能か否かの判断によらず、基本部の
みのローディングは可能とするよう前記制御部にて制御
する方式になっている。
それぞれ制御用のマイクロプログラムのローディングが
行なわれる基本部とオプション部とに別け、該基本部へ
の前記マイクロプログラムのローディングをオプション
部へのマイクロプログラムのローディングに優先して行
ない、該ローディングがそれぞれ正常に行なわれたか否
かを判断する機能をもつ制御部と、該基本部、オプショ
ン部に対する前記ローディングの異常状態をオペレータ
に通知するアラーム装置とで構成され、上記オプション
部がローディング不能か否かの判断によらず、基本部の
みのローディングは可能とするよう前記制御部にて制御
する方式になっている。
そのため、オプション部がロードエラーとなっても、基
本部がロードエラーとならない限り、基本部のみを利用
してジョブを処理することができ、システムを効率的に
使用することが可能となる。
本部がロードエラーとならない限り、基本部のみを利用
してジョブを処理することができ、システムを効率的に
使用することが可能となる。
また基本部は稼動できるので、マイクロテス（・プログ
ラムによって、オプション部のエラー原因を究明するこ
ともできる。
ラムによって、オプション部のエラー原因を究明するこ
ともできる。
第１図は従来のマイクロプログラム・ローディング方式
を示すブロック図、第２図は本発明によるマイクロプロ
グラム・ローディング方式を示すブロック図、第３図は
同マイクロプログラム・ローディング方式によるローデ
ィング動作を示す）９− ローチャ−１・である。 図において、１は制御部、２は基本部、３はオプション
部、４は基本ファームウェア、５はオプションファーム
ウェア、６はＩＭＰＬローダ、７．８はアラーム装置、
９は判断部をそれぞれ示す。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔１０− 第１図 第２図 第３図
を示すブロック図、第２図は本発明によるマイクロプロ
グラム・ローディング方式を示すブロック図、第３図は
同マイクロプログラム・ローディング方式によるローデ
ィング動作を示す）９− ローチャ−１・である。 図において、１は制御部、２は基本部、３はオプション
部、４は基本ファームウェア、５はオプションファーム
ウェア、６はＩＭＰＬローダ、７．８はアラーム装置、
９は判断部をそれぞれ示す。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔１０− 第１図 第２図 第３図
Claims (1)
- 電子計算機システムを、それぞれ制御用のマイクロプロ
グラムのローディングが行なわれる基本部とオプション
部とに別け、該基本部への前記マイクロプログラムのロ
ーディングをオプション部へのマイクロプログラムのロ
ーディングに優先して行ない、該ローディングがそれぞ
れ正常に行なわれたか否かを判断する機能をもつ制御部
と、該基本部、オプション部に対する前記ローディング
の異常状態をオペレータに通知するアラーム装置とで構
成され、上記オプション部がローディング不能か否かの
判断によらず、基本部のみのローディングは可能とする
よう前記制御部にて制御することを特徴とするマイクロ
プログラム・ローディング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57221668A JPS59111539A (ja) | 1982-12-17 | 1982-12-17 | 電子計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57221668A JPS59111539A (ja) | 1982-12-17 | 1982-12-17 | 電子計算機システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59111539A true JPS59111539A (ja) | 1984-06-27 |
| JPH0142008B2 JPH0142008B2 (ja) | 1989-09-08 |
Family
ID=16770389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57221668A Granted JPS59111539A (ja) | 1982-12-17 | 1982-12-17 | 電子計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59111539A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54122947A (en) * | 1978-03-17 | 1979-09-22 | Hitachi Ltd | Restart system at system failure in computer system |
| JPS57159317A (en) * | 1981-03-27 | 1982-10-01 | Fujitsu Ltd | Initial set control system for system |
-
1982
- 1982-12-17 JP JP57221668A patent/JPS59111539A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54122947A (en) * | 1978-03-17 | 1979-09-22 | Hitachi Ltd | Restart system at system failure in computer system |
| JPS57159317A (en) * | 1981-03-27 | 1982-10-01 | Fujitsu Ltd | Initial set control system for system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0142008B2 (ja) | 1989-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59111539A (ja) | 電子計算機システム | |
| JP2823230B2 (ja) | 処理の継続実行方法 | |
| JPS6363935B2 (ja) | ||
| JPS593610A (ja) | Ｉｐｌリトライ処理方式 | |
| JPH0216647A (ja) | 情報処理装置 | |
| JPH09282291A (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPS6343771B2 (ja) | ||
| JPH0664569B2 (ja) | マイクロプログラムローディング方法 | |
| JPH01261742A (ja) | システム管理装置のエラー処理方法 | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPS6230464B2 (ja) | ||
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPS58154055A (ja) | デイスク装置の試験装置 | |
| JPS59119451A (ja) | 電子計算機システムの診断方式 | |
| JPH0814794B2 (ja) | 割込み処理方法 | |
| JPS61133443A (ja) | 電子計算機システムの異常処理方式 | |
| JPH0149975B2 (ja) | ||
| JPS621040A (ja) | コンピユ−タの障害解析装置 | |
| JPH0520136A (ja) | ダンプ処理方式 | |
| JPH0287794A (ja) | 電子交換システムの保守用プロセッサ | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPS6292041A (ja) | メモリ装置資源割当て方式 | |
| JPH0268634A (ja) | 電子計算機予備方式 | |
| JPS60156154A (ja) | コンソ−ル切り替え方式 |