JPS5911027A - 適応差分ｐｃｍ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ａｌ　　発明の技術分野 本発明は、適応差分ＰＣＭ方式、特に送信側および／ｌ
たは受信側にステップ適応回路が用いられる適応差分Ｐ
Ｃ’Ｍ方式において、上記ステップ適応回路をワイヤド
論理回路によって構成せしめ。

従来必要とされていたテーブル・メモリを省略するよう
Ｋした適応差分ＰＣＭ方弐に関するものである。

（Ｂｌ　　技術の背景と問題点 従来から適応差分ＰＣＭ方式の送信側および／または受
信側にはステップ適応回路がもうけられ。

芥子化されるべき誤差信号の大きさに適応する形で芥子
化のだめのステップ・サイズを決めることが行われてい
る。このようなステップ適応回路は。

従来、第３図を参照して後述する如く、テーブル・メモ
リを用いて所望の適応化されたステップφサイズ△（ｎ
Ｊを得るようＫされていた。しかし、該従来の如く、テ
ーブル・メモリを用いる構成の場合。

高い精度を得ようとすると必要とするメモリ容量が犬と
なってしまう。

（Ｃ）発明の目的と構成 本発明は上記の点を解決することを目的としており２本
発明の適応差分ＰＣＭ方式は特許請求の範囲の欄に記述
している如く、送信側および／まだは受信側におけるス
テップ適応回路が。

Δ（ｎｌ＝　ｋ　・△（ｎ−１）　・Ｆ’　（Ｉ（ｎｌ
）Ｆ（・）：演算子 Ｃ与えられる演算子Ｆ（・）を、上記量子化出力Ｉ　（
ｎｌが入力されるワイヤド論理回路によって生成すると
共に、上記減衰項にと上記ステップ・サイズ△（ｎ−１
）と上記演算子Ｆ（・）とをワイヤド論理回路によって
乗算した出力△（ｎｌを得るよう構成されることを特徴
としている。以下図面を参照しつつ説、明する。

ｆＤｌ　　発明の実施例 第１図は適応差分ＰＣＭ方式の送信側の構成。

第２図は同じく受信側の構成、第３図は従来のステップ
適応回路の構成例、第４図ないし第６図は夫々本発明に
よるステップ適応回路の一実施例構成を示す。

第１図において、１は量子化回路、２はステップ適応回
路、３はり号化回路、４は予測器、５゜６は夫々加算器
を表わしている。

入力信号は、１ステツプ前の量子化出力Ｉ（ｎ−１）に
もとづいて生成された予測価、即ち予測器４がらの出力
ｐ（ｎ−１）と加算器５によって差分がとられる。その
誤差信号ｉに対して、量子化回路１は、１ステツプ前の
ステップｅサイズ△（ｎ−１）にもとづいて。

Ｉ（ｎｌ−’／−ａ（ｎ−１）　　””’山・・旧・・
・山・・旧・・・・・・　ｆｌ、１なる処理によって、
当該ステップにおける量子化出力Ｉ　（ｎｌを生成する
。１量子化出カＩ　（ｎｌけ受信側（伝送される。一方
復号化回路３は、鵞子化出カＩ　ｆｎｌとステップ・サ
イズ△（ｎ−１）とにもとづいて、第（１）式から、誤
差信号１を再現するが、この誤差信号１　（ｎｌは加斜
器６をへて、入力信号に対応する形の予測値ｐｆｎｌを
再生されて予測器４に人力される。このときステップ適
応回路２は、量子化出力Ｉ　ｆｎｌを入力として当該ス
テップのステップ・サイズ△（１１を生成して１次のス
テップにそなえる。

なお上記ステップΦザイズΔ（司は、量子化出力Ｉｆｎ
ｌ換言すれば誤差信号ｉの大きさに対応して大きくなる
よう適応化された伯をとる。

第２図において、７は復号回路、８はステップ適応回路
、９は予測器、１０は加算器を表わしている。り号回路
７は、伝送されてきた素子化人力Ｉ’ｆｎｌと１ステツ
プ前のステップｅサイズ△’、（ｎ−１）とによって、
第１図図示の誤差信号ｉＫ対応する誤差信号ｉ′を再生
し、該信号ｉ′は予測器９からの予測価ｐ’（ｎ−１）
と加算されて、第１図図示の入力信号に対応する出力信
号を得る。一方ステップ適応回路８は量子化人力Ｉ’　
（ｎＪ　Ｋもとづいて、第１図図示のステップ適応回路
２と同様に、当該ステップにおけるステップ・サイズΔ
′（ｎ）を生成する。

第１図および第２図に示されるステップ適応回路２，８
は夫々、入力Ｉ　（ｎｌ　（またはＩ’（ｎｌ−以下Ｉ
　（ｎ）をもって代表せしめることがある）Ｋ対応して
、従来。

Δ（ｎ）−△ｒ（ｎ−１）・Ｍ（Ｉ（ｎｌ）　　・・・
・・・・・・・・・・・・・・・（２１イロし　△（ｎ
）：新しいステップ・サイズ△（ｎ−１）：１ステツプ
前のステップ・サイズγ　：減衰項（γ〈１） Ｍ（・）：適応のだめの変化関数 （ステップ関数） Ｉ　（ｎ）　：　ｎサンプル時の量子化出力なる関数関
係の下でステップ・サイズ△（ｎｌを生成していた。

第３図は、第（２）弐に示す関数関係を満足する出力を
得るようＫした従来のステップ適応回路の構成例を示し
ている。図中の符号１１はＭ（Ｉ（ｎｌ）用テーブル・
メモリ、１２はＸｒ用テーブル・メモリ。

１′５は１ステップ遅延回路、１４は乗算器を表わして
いる。図示信号Ｉ　［１１Ｋ対応して、テーブル・メモ
リ１１からＭ（Ｉ（ｎｌ）が読出される。一方１ステッ
プ前のステップｅサイズへ（ｎ−１）Ｋもとづいてテー
ブル・メモリ１２から△ｒ（ｎ−１）が読出される。そ
して１乗算器１４をへて、当該ステップのステップＯサ
イズ△（ｎｌが生成される。

しかし。第３図図示の構成の場合、テーブル０メモリ１
１と１２とが必要となり、出力精度を高めようとすると
必要とするメモリ容奔が大となる。

第４図は２本発明に用いるステップ適応回路の一実施例
構成を示している。図示符号１５は非線形演斜部、１６
は乗算器、１７．１８は加算器。

１９．２０は定数乗算器、２１は乗嘗器、２２は定数乗
算器、２６は１ステップ遅延回路を表わしている。

上記第（２）弐に対応して新しいステップ・サイズ△ｆ
ｎｌを得る考えは２次の考え方にもとづいている。

即ち、仙Ｍ（・）は入力Ｉ　（ｎｌに対応して次の如き
範囲の飴をとるように設定される。

（１）　　信号Ｉ　（ｎｌが最大価に対応した値にある
ときわ仙「２」程度でるり。

（１１）　　信号Ｉ　（ｎｌが中央仙に対応した値にあ
るとき約仙［１−１であり。

（山）　　信号Ｉ　（ｎｌが彫小（ｍ　Ｋ対応した値に
あるとき約値［０，６Ｊ程度である。

ように設定される。一方、減衰項γは値「１」以下に選
ばれ、受信側において何んらかの原因で送信側のステッ
プ−サイズと異々つだステップ適応回路となった如き場
合に、その非所望な影響がステップの進行に応じてだん
だんとなくなってしまうようにするために与えられてい
るものと考えてよい。即ち、第（２）式は、値Ｍ（・）
が信号Ｉ　ｆｎｌに対応して上述の如き範囲の値をとり
、かつ上述の非所望な影響がだんだんとなくなってしま
うようにされていれば、絶対的なものではない。

このことから、第４図ないし第６図に示される実施例に
おいては。

△（ｎｌ−ｋ・△（ｎ−１）摩Ｆ（・）・・・・・・・
・・・・・・・・・・・　＋３１なる関数関係のもとで
、新しいステップ・サイズ△（ｎｌを生成するようにし
ている。なお、信号Ｉ　（ｎｌに対応するＦ　（Ｉ（ｎ
＋）の値は、上記Ｍ　（Ｉ（ｎｌ）と対応する如き仙を
とるものと考えてよく、減衰項には上述の非所望な影響
をだんだんとなくしてゆくためのものと考えてよい。

第４図図示の実施例構成においては、第（３）式におけ
る演算子Ｆ　（ｘｌとして。

Ｆ　ｆｘ）　＝　（Ａｘ’＋　Ｂｘ　十〇　）・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
（４）なる２次式が選ばれている。即ち、第４図図示の
非線形波薄部１５においては２乗η器１６においてＸ２
が得られ、加算器１７の出力が第（４）式に対応したも
のとなっている。そして、定数乗誹器２２の出力は。

ｋ　−Δ（ｎ−１）　・’Ｆ　（Ｉ（ｎｌ）に相当する
仙となる。

第５図は、ステップ適応回路の他の一実施例を示してい
る。図中の符号２，２１，２２．２３は第４図に文・１
応し、２４は再帰形フィルタ演算部、２５゜２６は夫々
加初、器、２７．２８は夫々遅延回路。

２９ないし３２は定数乗算器を表わしている。

第５図図示の実施例構成においては、再帰形フィルタ演
ｑ部２４が、第（３）式における演η子Ｆ　（ｘ）とし
て。

の出力を発生するよう処している。

第６図は、ステップ適応回路の更に他の一実施例を示し
ている。図中の符号２，２１，２２．２５は第４図に対
応し、３３はＦ（・）演算部であって上述の演η部１５
や２４に対応するもの、３４ないし５６け夫々１ステッ
プ遅延回路、３７ないし４゜は夫り定数乗算器、４１は
加錦器を表わしている。

第６図図示の場合には、演算された結果の値Ｆ（・）を
ｎ回遅延せしめて係数α′を乗じて加算する形をとって
いる。即ち２乗獅器２１へ入力する値Ｆ’（・）として
。

Ｆ’ｆ・）−μα；・Ｆ（Ｉｆｎｌ）、　　　・・・・
・・・・・・・・・・・・出頭ｆ６１１−！ となるようＫされ、値Ｆ（・）をスムージングせしめる
ようＫされている。

（Ｂ）　　発明の詳細 な説明した如く１本発明によれば１例えば第４図図示の
構成の下では値Ａ、Ｂ、Ｃ，ｋを用意するだけで足り、
第３図図示のテーブル令メモリを用いる方式にくらべて
大幅に簡易化される。そして、第（３）式を用いる場合
Ｋｌｄ、減衰項ｋを乗算するだけで足りるので回路構成
も大幅に簡単になる。

【図面の簡単な説明】

第１図は適応差分ＰＣＭ方式の送信側の構成。 第２図は同じく受信側の構成、第３図は従来のステップ
適応回路の栴成例、第４図ないし第６図は夫々本発明に
よるステップ適応回路の一実施例構成を示す。 図中、１は１．子化回路、２，８は夫々ステップ適応回
路、５は復号化回路、４，９は夫々予測器。 ７は復号回路、１５は非線形演算部、２４は再帰形フィ
ルタ演算部を表わす。 Ｉ！！ｆ詐出願人出願人通株式会社

Claims (2)

【特許請求の範囲】
1. （１）　　入力信号と予測値との誤差信号ｉが入力され
   ると共ＶＣ１ステップ前のステップ・サイズ△（ｎ−１
   ）が入力されて当該ステップの量子化出力Ｉ　（ｎ）を
   得る量子化回路、および上記量子化出力Ｉ　（ｎｌが入
   力されて当該ステップのステップ・サイズ△ｆｎｌを得
   るステップ適応回路をそなえた適応差分ＰＣＭ方式にお
   いて、上記ステップ適応回路が。 △（ｎｌ　−ｋ　・Δ（ｎ−１）　拳Ｆ　（Ｉ（ｎｌ）
   で与えられる演算子Ｆ（・）を、上記量子化出力Ｉ　（
   ｎｌが入力されるワイヤド論理回路によって生成すると
   共に、上記減衰項にと上記ステップ・サイズ△（ｎ−１
   ）と上記演算子Ｆ（・）とをワイヤド論理回路によって
   乗算した出力△（ｎｌを得るよう構成されることを特徴
   とする適応差分ＰＣＭ方式。
2. （２）　　入力され九鵞子化人力Ｉ’　（ｎｌと１ステ
   ツプ前のステップ・サイズΔ’（ｎ−１）とが入力され
   て誤差信号ｉ′を得る復号回路、および上記寿子化入力
   Ｉ″ｆｎｌが入力されて当該ステップのステップ・サイ
   ズ〆ｆｎ）を得るステップ適応回路をそなえ、上記誤差
   信号１′と予測値とにもとづいて出力信号を得る適応差
   分ＰＣＭ方式において、上記ステップ適応回路が。 △’（ｎ）ｗ　ｋ　　＊　△旬ｎ−１）　　−Ｆ　（Ｉ
   ｆｎｌ）で与えられる演算子Ｆ（・）を、上記量子化出
   力Ｉ　（ｎｌが入力されるワイヤド演算回路によって生
   成すると共に、上記減衰項にと上記ステップ・サイズΔ
   ’（ｎ−１）と上記演算子Ｆ（・）とをワイヤド論理回
   路Ｋｒつて乗算した出力△（ｎｌを得るよう構成される
   ことを＠徴とする適応差分ＰＣＭ方式。