JPS5911017A - 利得制御装置 - Google Patents
利得制御装置Info
- Publication number
- JPS5911017A JPS5911017A JP11980382A JP11980382A JPS5911017A JP S5911017 A JPS5911017 A JP S5911017A JP 11980382 A JP11980382 A JP 11980382A JP 11980382 A JP11980382 A JP 11980382A JP S5911017 A JPS5911017 A JP S5911017A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trs
- power supply
- base
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、少なくとも二つの制御信号によって出力信号
を制御する利得制御装置に関し、例えば撮像装置に用い
て好適なものである。
を制御する利得制御装置に関し、例えば撮像装置に用い
て好適なものである。
ＶＴＲ用の撮像装置に撮像管が使用されているが、撮像
管の種類によっては再生画面に明度むらが表われること
がある。この明度むらは、受像管の中心部が明るく、そ
の周囲が暗くなって表われる。このため、撮像装置にお
いては、上記明度むらを補正するために、第１図に示す
如きシヱーデインク補正回路を設けている。トランジス
タＱ＋＋Ｑ、のそれぞれのベースには、変調色信号Ｖ８
が供給される。トランジスタＱ、ｌ 、Ｑ、のそれぞれ
のベースには、ホワイトバランス信号ＶＷが供給される
。トランジスタＱ、、Ｑ、σ）それぞれのベースには、
シェーディング信号ｖＡが供給される。
管の種類によっては再生画面に明度むらが表われること
がある。この明度むらは、受像管の中心部が明るく、そ
の周囲が暗くなって表われる。このため、撮像装置にお
いては、上記明度むらを補正するために、第１図に示す
如きシヱーデインク補正回路を設けている。トランジス
タＱ＋＋Ｑ、のそれぞれのベースには、変調色信号Ｖ８
が供給される。トランジスタＱ、ｌ 、Ｑ、のそれぞれ
のベースには、ホワイトバランス信号ＶＷが供給される
。トランジスタＱ、、Ｑ、σ）それぞれのベースには、
シェーディング信号ｖＡが供給される。
そして、上記各信号■ッ 、ＶＡによって制御された出
力信号■。ｕｔは、負荷抵抗Ｒ１の一端から出力される
。なお、抵抗Ｒ，，Ｒ，はバランス抵抗であり、Ｃ８Ｉ
は定電流回路である。
力信号■。ｕｔは、負荷抵抗Ｒ１の一端から出力される
。なお、抵抗Ｒ，，Ｒ，はバランス抵抗であり、Ｃ８Ｉ
は定電流回路である。
すなわち、上述した第１図に示すシヱーディング回路は
、いわゆる掛算回路に構成されている。
、いわゆる掛算回路に構成されている。
この種の回路は、入力信号が供給されるトランジスタＱ
、の出力端（この場合コレクタ）と電源電圧ｖｃｃとの
間に、制御信号の数に対応した掛算回路を設けている。
、の出力端（この場合コレクタ）と電源電圧ｖｃｃとの
間に、制御信号の数に対応した掛算回路を設けている。
本願発明者の検討によれば、上述の如く掛算回路を重畳
する回路構成では、電源電圧■。Ｃに制限がある場合、
バイアス電圧を大きくすることができず、最大利得も制
限されることが判明した。
する回路構成では、電源電圧■。Ｃに制限がある場合、
バイアス電圧を大きくすることができず、最大利得も制
限されることが判明した。
依って、本発明の目的とするところは、多数の制御用人
す信号が供給される増幅器において、最大利得が制限さ
れない利得制御装置を提供することにある。
す信号が供給される増幅器において、最大利得が制限さ
れない利得制御装置を提供することにある。
以下、第２図を参照して本発明の一実施例を述べる。
トランジスタＱ Ｂ ｒ Ｑ＋ｔ のそれぞれのベ
ースには、変調色信号■８が供給される。トランジスタ
Ｑ＋３＋ＱＩ４ のそれぞれのベースには、ホワイトバ
ランス信号■７が供給されろ。トランジスタＱ ＋ｓ
＋ Ｑ＋ｅ のそれぞれのベースには、シヱーディング
補正信号■□が供給される。そして、トランジスタＱ
＋ ＋のコレクタと電源電圧ｖｃｃとの間には、トラン
ジスタＱ＋７＋Ｑ＋ｓ で構成された掛算回路が設けら
れている。すなわち、第２図に示す利得制御装置におい
ては、入力信号Ｖ８が供給されるトランジスタＱ１１
のコレクタと電源ｖｃｃとの間に、ただ一つの掛算回
路しか設けられていない。
ースには、変調色信号■８が供給される。トランジスタ
Ｑ＋３＋ＱＩ４ のそれぞれのベースには、ホワイトバ
ランス信号■７が供給されろ。トランジスタＱ ＋ｓ
＋ Ｑ＋ｅ のそれぞれのベースには、シヱーディング
補正信号■□が供給される。そして、トランジスタＱ
＋ ＋のコレクタと電源電圧ｖｃｃとの間には、トラン
ジスタＱ＋７＋Ｑ＋ｓ で構成された掛算回路が設けら
れている。すなわち、第２図に示す利得制御装置におい
ては、入力信号Ｖ８が供給されるトランジスタＱ１１
のコレクタと電源ｖｃｃとの間に、ただ一つの掛算回
路しか設けられていない。
トランジスタＱ２＋ ＊ （Ｌｔは、それぞれ定電流
ぞれのベースは、定電圧回路（図示せず）によって、所
定のバイアス電圧に保持されている。１Ｌお、抵抗Ｒ７
゜は負荷抵抗であり、抵抗Ｒ，，、ＦＬ、２はバランス
抵抗、Ｃ３ｌＩ、Ｃ８１２は定電流回路である。
ぞれのベースは、定電圧回路（図示せず）によって、所
定のバイアス電圧に保持されている。１Ｌお、抵抗Ｒ７
゜は負荷抵抗であり、抵抗Ｒ，，、ＦＬ、２はバランス
抵抗、Ｃ３ｌＩ、Ｃ８１２は定電流回路である。
上述の如き利得制御装置では、トランジスタＱ２．。
Ｑ２２で構成された負荷回路の出力電圧は二つの信号ｖ
Ａ 、■いによって制御される。そして、トランジスタ
Ｑ２１ ＋ Ｑ２２ を流れる電流の多少によって、ト
ランジスタＱ＋ｔ＋Ｑ＋ｓ が選択的に駆動される。
Ａ 、■いによって制御される。そして、トランジスタ
Ｑ２１ ＋ Ｑ２２ を流れる電流の多少によって、ト
ランジスタＱ＋ｔ＋Ｑ＋ｓ が選択的に駆動される。
いま仮りに、映像信号Ｖ８によってトランジスタＱＩ
＋がオン状態に動作し、信号ＶＷによってトランジスタ
ＱＣｓがオン状態、信号■えによってトランジスタＱ＋
５がオフ状態に動作しているとする。
＋がオン状態に動作し、信号ＶＷによってトランジスタ
ＱＣｓがオン状態、信号■えによってトランジスタＱ＋
５がオフ状態に動作しているとする。
この時、トランジスタＱｔ ＋のエミッタ電位が低下し
て、トランジスタＱ１８がオフ状態に動作する。
て、トランジスタＱ１８がオフ状態に動作する。
従って、抵抗Ｒ１ｏの電圧降下分が減少して、出力信号
■。Ｕ、の電圧レベルが電圧ｖＣｃに近づくように上昇
する。
■。Ｕ、の電圧レベルが電圧ｖＣｃに近づくように上昇
する。
一方、二つの信号ｖｗ、ｖＡによって、トランジスタＱ
＋４ ＋ Ｑ１１３がオン状態に動作した時は、トラン
ジスタＱ２．のエミッタ電位が低下する。そして、トラ
ンジスタＱ ＋７がオフ状態になり、トランジスタＱ＋
８がオン状態に動作する。従って、抵抗Ｒ７゜の電圧降
下が増大して、出力信号Ｖ。ｕｔの電圧レベルが低下す
る。この場合、トランジスタＱＩ８のエミッタとアース
ラインとの間には、トランジスタＱ１０．抵抗Ｒ，，、
定電流回路ｃｓ、、しか介在しない。故に、出力信号Ｖ
。ｕｌの電圧レベルの変化は、極めて大巾に表われる。
＋４ ＋ Ｑ１１３がオン状態に動作した時は、トラン
ジスタＱ２．のエミッタ電位が低下する。そして、トラ
ンジスタＱ ＋７がオフ状態になり、トランジスタＱ＋
８がオン状態に動作する。従って、抵抗Ｒ７゜の電圧降
下が増大して、出力信号Ｖ。ｕｔの電圧レベルが低下す
る。この場合、トランジスタＱＩ８のエミッタとアース
ラインとの間には、トランジスタＱ１０．抵抗Ｒ，，、
定電流回路ｃｓ、、しか介在しない。故に、出力信号Ｖ
。ｕｌの電圧レベルの変化は、極めて大巾に表われる。
そして、出力信号■。ｕｔの電圧レベルの変化は、映像
信号Ｖｓの電圧レベルに対応して変化する。
信号Ｖｓの電圧レベルに対応して変化する。
故に、出力信号Ｖ。Ｕ、は、映像信号ｖｓと各制御信号
ｖｗ、ＶＡの掛算によって決定されることになり、しか
もその電圧レベルの変化が大きい。
ｖｗ、ＶＡの掛算によって決定されることになり、しか
もその電圧レベルの変化が大きい。
また、上記利得制御装置では、抵抗Ｒ１゜の電圧降下を
大きくとれるので、入力信号ｖｓの振幅が大きくても出
力信号■。ｕｔに波形歪が表われない。
大きくとれるので、入力信号ｖｓの振幅が大きくても出
力信号■。ｕｔに波形歪が表われない。
このような利得制御装置は、ビデオカメラ用信号処理回
路として半導体集積回路化に好適である。
路として半導体集積回路化に好適である。
しかし、上記に限定されるものでは決してなく、利得制
御回路を有する半導体集積回路で、二つ以上の制御入力
を有する回路に適用することができる。
御回路を有する半導体集積回路で、二つ以上の制御入力
を有する回路に適用することができる。
第１図は従来の利得制御装置σ）−例を示゛Ｔ回路図、
第２図もよ本発明σ）一実施例を示１−利得制僧１回路
の回路図Ｃある。 Ｑ ｌ！ Ｉ Ｑ１０ ｒ Ｑ＋ｓ ｒ Ｑ１０
＋ Ｑい 、Ｑ４ 。
の回路図Ｃある。 Ｑ ｌ！ Ｉ Ｑ１０ ｒ Ｑ＋ｓ ｒ Ｑ１０
＋ Ｑい 、Ｑ４ 。
Claims (1)
- １、被制御入力信号が供給される増幅回路の出力端と電
源との間に設けられた掛算回路と電源と基準電位との間
に重畳して設けられ、それぞれが個別の制御信号によっ
て制御される複数の制御回路とを設け、上記掛算回路の
出力信号が上記被制御入力信号と上記複数の制御信号と
の積になって得られることを特徴とする利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11980382A JPS5911017A (ja) | 1982-07-12 | 1982-07-12 | 利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11980382A JPS5911017A (ja) | 1982-07-12 | 1982-07-12 | 利得制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911017A true JPS5911017A (ja) | 1984-01-20 |
Family
ID=14770605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11980382A Pending JPS5911017A (ja) | 1982-07-12 | 1982-07-12 | 利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911017A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0190842U (ja) * | 1987-11-28 | 1989-06-14 | ||
| JPH04209208A (ja) * | 1990-11-30 | 1992-07-30 | Kumagai Gumi Co Ltd | 連続地中壁の掘削工法及びその掘削機 |
-
1982
- 1982-07-12 JP JP11980382A patent/JPS5911017A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0190842U (ja) * | 1987-11-28 | 1989-06-14 | ||
| JPH0439869Y2 (ja) * | 1987-11-28 | 1992-09-18 | ||
| JPH04209208A (ja) * | 1990-11-30 | 1992-07-30 | Kumagai Gumi Co Ltd | 連続地中壁の掘削工法及びその掘削機 |
| JP2813061B2 (ja) * | 1990-11-30 | 1998-10-22 | 株式会社熊谷組 | 連続地中壁の掘削工法及びその掘削機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4331981A (en) | Linear high gain sampling amplifier | |
| JPS5911017A (ja) | 利得制御装置 | |
| JPS60219871A (ja) | ビデオ信号処理装置 | |
| EP0074081A2 (en) | Signal processing unit | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| US4241362A (en) | Circuit for increasing a signal slope of a periodically occurring signal mainly near a reference level | |
| US4979044A (en) | Automatic contrast circuit for instantaneous compensation | |
| SE453243B (sv) | Automatisk bildrorforspenningsregleranordning kompenserad for bildrorelektronkanones stromledningsegenskaper | |
| US6313884B1 (en) | Gamma correction | |
| JPH0525230B2 (ja) | ||
| JPS5967784A (ja) | ガンマ補正回路 | |
| JPS62117404A (ja) | 可変利得増幅回路 | |
| US4482921A (en) | Level shifter for an automatic kinescope bias sampling system | |
| JPH02260976A (ja) | γ補正回路 | |
| JP2661469B2 (ja) | ディスプレイ装置のドライブ回路 | |
| JPS6038909A (ja) | 非直線性回路 | |
| KR910005231Y1 (ko) | Tv영상 신호의 입출력 레벨 등화 회로 | |
| JPH05122555A (ja) | ガンマ補正回路 | |
| US3559084A (en) | Electrical signal attenuation network | |
| JPH0419750B2 (ja) | ||
| KR900003545Y1 (ko) | 자동 휘도 제어회로 | |
| JP2946885B2 (ja) | 利得制御回路 | |
| JPS6311839B2 (ja) | ||
| KR940003513Y1 (ko) | 모니터의 화이트 밸런스 보상회로 | |
| JPH04342305A (ja) | 利得制御回路 |