JPS59108334A - フラツトパツケ−ジ型半導体装置 - Google Patents
フラツトパツケ−ジ型半導体装置Info
- Publication number
- JPS59108334A JPS59108334A JP21855982A JP21855982A JPS59108334A JP S59108334 A JPS59108334 A JP S59108334A JP 21855982 A JP21855982 A JP 21855982A JP 21855982 A JP21855982 A JP 21855982A JP S59108334 A JPS59108334 A JP S59108334A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- bent
- solder
- nose
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に関し、特にフラット・母、ケージ
型半導体装置におけるリード形状の改良に係る。
型半導体装置におけるリード形状の改良に係る。
第１図（ト）は従来のフラット・クツケージ型半導体装
置の一例を示す平面図でアシ、第１図（１３）はその側
面図である。これらの図において、１は外囲器としての
樹脂封止層である。該樹脂封止層１の内部には図示しな
い半導体ペレットが封止されている。また樹脂封止層１
の側壁からは前記半導体ペレットに接続された多数のり
−ド２が延出されている。これらのリード２・・・は図
示のように夫々が樹脂封止層１の底面よ）少し下の位置
まで折シ曲けられ、更にその先端部は樹脂封止層１の底
面と平行に折シ曲げられている。なお、リード２・・・
を何ら折シ曲げることなく樹脂封止層１の側壁から水平
方向に延出したものも知られている。
置の一例を示す平面図でアシ、第１図（１３）はその側
面図である。これらの図において、１は外囲器としての
樹脂封止層である。該樹脂封止層１の内部には図示しな
い半導体ペレットが封止されている。また樹脂封止層１
の側壁からは前記半導体ペレットに接続された多数のり
−ド２が延出されている。これらのリード２・・・は図
示のように夫々が樹脂封止層１の底面よ）少し下の位置
まで折シ曲けられ、更にその先端部は樹脂封止層１の底
面と平行に折シ曲げられている。なお、リード２・・・
を何ら折シ曲げることなく樹脂封止層１の側壁から水平
方向に延出したものも知られている。
上記構造のフラット・やッヶージ型半導体装置は第２図
、第３図に示すように、プリント基板３上に半田付して
実装される。この場合、図示のようにリード２・・・の
端面は基板３のプリント配線面４に対して略直角になる
。
、第３図に示すように、プリント基板３上に半田付して
実装される。この場合、図示のようにリード２・・・の
端面は基板３のプリント配線面４に対して略直角になる
。
半導体装置の・母ッヶージにおけるピンリードは通常鉄
−ニッケル合金できておシ、その表面は酸化を防ぎかつ
良好な半田付性を維持するために錫メッキ等が施されて
いる。しかしながら、この錫メッキはピンリードの切断
およびフォーミングの前に行なわれるため、リードの切
断面、即ち第１図（Ａ） （Ｂ）におけるリード２の先
端面は鉄−二、ケル合金が露出している。従って、リー
ド２・・・の先端面は時間の経過と共に酸化が進み、そ
の半田ぬれ性は極度に悪化している。このため、第２図
のように半田付で実装した場合、図中Ａで示すようにリ
ーＰ２の端面が露出し′＃シ、あるいは半田５にピンホ
ールを生じることになる。大量アセンブリーの場合の半
田付方法としては半田リフロー法あるいは半田ディツノ
法が一般的に用いられているが、何れの方法を用いた場
合にもこの問題は不可避である。このような状態になる
と、ピンホール囚から湿気、不純物等が浸入してリード
２の腐蝕を生じ、最終的には接触不良を生じるようにな
る。また、ピンホールＡの分だけ半田付強度が低下する
という問題を生じる。なお、第２図において６は接着剤
であシ、樹脂封止層１をシリンド基板ｓ上に固着してい
る。
−ニッケル合金できておシ、その表面は酸化を防ぎかつ
良好な半田付性を維持するために錫メッキ等が施されて
いる。しかしながら、この錫メッキはピンリードの切断
およびフォーミングの前に行なわれるため、リードの切
断面、即ち第１図（Ａ） （Ｂ）におけるリード２の先
端面は鉄−二、ケル合金が露出している。従って、リー
ド２・・・の先端面は時間の経過と共に酸化が進み、そ
の半田ぬれ性は極度に悪化している。このため、第２図
のように半田付で実装した場合、図中Ａで示すようにリ
ーＰ２の端面が露出し′＃シ、あるいは半田５にピンホ
ールを生じることになる。大量アセンブリーの場合の半
田付方法としては半田リフロー法あるいは半田ディツノ
法が一般的に用いられているが、何れの方法を用いた場
合にもこの問題は不可避である。このような状態になる
と、ピンホール囚から湿気、不純物等が浸入してリード
２の腐蝕を生じ、最終的には接触不良を生じるようにな
る。また、ピンホールＡの分だけ半田付強度が低下する
という問題を生じる。なお、第２図において６は接着剤
であシ、樹脂封止層１をシリンド基板ｓ上に固着してい
る。
第３図は前述のようにリード２・・・を何等折シ曲げる
ことなくそのまま水平方向に延出したフラットパッケー
ジ型半導体装置の実装状態を示している。この場合、図
示のように樹脂封止層１を基板３に設けた穴に落し込ん
で実装されるから、実装後のトータル厚さを小さくする
ことができる。ところが、この場合には第２図における
半田部分Ｂが形成されないためにその分だけ半田付強度
が小さく、従って１１−１’ ２の端面が露出すること
による半田付強度の低下は更に著顕となる。露出部Ａで
リードの腐蝕を生じることは言うまでもない。
ことなくそのまま水平方向に延出したフラットパッケー
ジ型半導体装置の実装状態を示している。この場合、図
示のように樹脂封止層１を基板３に設けた穴に落し込ん
で実装されるから、実装後のトータル厚さを小さくする
ことができる。ところが、この場合には第２図における
半田部分Ｂが形成されないためにその分だけ半田付強度
が小さく、従って１１−１’ ２の端面が露出すること
による半田付強度の低下は更に著顕となる。露出部Ａで
リードの腐蝕を生じることは言うまでもない。
これに対して、第４図のようにリード２の半田付部分を
基板３に対して若干傾斜させることにより、第２図の場
合よシも半田部分Ｂの量を多くシ、半田付強度を高くシ
タものも知られている。しかしながら、この場合にもり
−Ｐ２の端面では半田の吸い上げが起こらずに露出し、
該露出部分Ａでリード２が腐蝕することは避けられない
。半田量を増加しても第２図のようなピンホールを生じ
ることＫなシ、それ以上半田量を増やすことはり−ド２
・・・の間隔が狭いことから不可能である。
基板３に対して若干傾斜させることにより、第２図の場
合よシも半田部分Ｂの量を多くシ、半田付強度を高くシ
タものも知られている。しかしながら、この場合にもり
−Ｐ２の端面では半田の吸い上げが起こらずに露出し、
該露出部分Ａでリード２が腐蝕することは避けられない
。半田量を増加しても第２図のようなピンホールを生じ
ることＫなシ、それ以上半田量を増やすことはり−ド２
・・・の間隔が狭いことから不可能である。
本発明は上記事情に鑑みてなされたもので、従来と同様
の実装工程によっても充分な半田付強度が得られ、かつ
リード端面の露出を防止することができるフラットツヤ
、ケージ型半導体装置を提供するものである。
の実装工程によっても充分な半田付強度が得られ、かつ
リード端面の露出を防止することができるフラットツヤ
、ケージ型半導体装置を提供するものである。
本発明によるもフラットパッケージ型半導体装置は、外
囲器の側壁から延出されたリードの半田付される部分を
、その延出方向に沿って一度外囲器の底面に対して傾斜
するよう忙上向きに折シ曲げ、更にその先端部を下向き
に折シ曲げることによシその先端面を下向きにしたこと
を特徴とするものである。
囲器の側壁から延出されたリードの半田付される部分を
、その延出方向に沿って一度外囲器の底面に対して傾斜
するよう忙上向きに折シ曲げ、更にその先端部を下向き
に折シ曲げることによシその先端面を下向きにしたこと
を特徴とするものである。
上記本発明のフラットパッケージ型半導体装置は、これ
を半田付で実装したときにリードとプリント配線との間
に介在される半田量が増加５− するため半田付強度が向上する。しかもリードの端面が
下向き罠なっているため、この端面ににも半田が充分に
付着してピンホールの形成が防止される。
を半田付で実装したときにリードとプリント配線との間
に介在される半田量が増加５− するため半田付強度が向上する。しかもリードの端面が
下向き罠なっているため、この端面ににも半田が充分に
付着してピンホールの形成が防止される。
以下、第５図〜第７図を参照して本発明の詳細な説明す
る。
る。
第５図は本発明の一実施例になるフラットツヤ、ケージ
型半導体装置を示す側面図である。同図において、１は
外囲器としての樹脂封止層である。該樹脂封止層１の内
部には図示しない半導体ペレットが封止されている。ま
た、樹脂封止層１の側壁からは前記半導体ペレットに接
続された多数のり−ド２・・・が延出されている。これ
らのり−ド２・・・は図示のように樹脂封止層１の底面
よ）少し下の位置まで折シ曲けられた後、樹脂封止層１
の底面に対して若干傾斜するように上向きに折シ曲げら
れ、更に先端部は再度下向きに折シ曲げられている。そ
の結果、リード２・・・の先端面は樹脂封止層１の底面
と略平行で、６− 下向きになっている。なお、リード２・・・の上向きに
折シ曲げられたところから先の部分が半田付けされる部
分となる。
型半導体装置を示す側面図である。同図において、１は
外囲器としての樹脂封止層である。該樹脂封止層１の内
部には図示しない半導体ペレットが封止されている。ま
た、樹脂封止層１の側壁からは前記半導体ペレットに接
続された多数のり−ド２・・・が延出されている。これ
らのり−ド２・・・は図示のように樹脂封止層１の底面
よ）少し下の位置まで折シ曲けられた後、樹脂封止層１
の底面に対して若干傾斜するように上向きに折シ曲げら
れ、更に先端部は再度下向きに折シ曲げられている。そ
の結果、リード２・・・の先端面は樹脂封止層１の底面
と略平行で、６− 下向きになっている。なお、リード２・・・の上向きに
折シ曲げられたところから先の部分が半田付けされる部
分となる。
第６図は上記実施例のフラツト／４ツケージ型半導体装
置を半田付でプリント配線基板３上に実装した状態を示
す部分拡大図である。同図に示すように１ リード２の
先端面が下向きになっているため、該端面の半田ぬれ性
が劣化しているにもかかわらず、この部分に半田５が充
分に満たされる。従ってこの部分でリード端面が露出さ
れ＊、６、あるいはピンホールが形成されるのを防止す
ることができる。また、リード２の下面とプリント配線
面４との間の間隙中にも半田５が充満することになるた
め、半田強度に関与する半田部分（Ｂ）が増大して半田
付強度の増大が図られる。なお、半田デイツプ法では樹
脂封止層１を接着剤６で基板３上に仮止めして半田付を
行なうのが一般的であるが、半田リフロー法の場合には
接着剤６による仮止めをしない場合が多い。これは、半
田リフロー中に半田の表面効果が得られるからである。
置を半田付でプリント配線基板３上に実装した状態を示
す部分拡大図である。同図に示すように１ リード２の
先端面が下向きになっているため、該端面の半田ぬれ性
が劣化しているにもかかわらず、この部分に半田５が充
分に満たされる。従ってこの部分でリード端面が露出さ
れ＊、６、あるいはピンホールが形成されるのを防止す
ることができる。また、リード２の下面とプリント配線
面４との間の間隙中にも半田５が充満することになるた
め、半田強度に関与する半田部分（Ｂ）が増大して半田
付強度の増大が図られる。なお、半田デイツプ法では樹
脂封止層１を接着剤６で基板３上に仮止めして半田付を
行なうのが一般的であるが、半田リフロー法の場合には
接着剤６による仮止めをしない場合が多い。これは、半
田リフロー中に半田の表面効果が得られるからである。
第７図は、第３図の従来例に本省オドを適用した実施例
における半田付の状態を示している。
における半田付の状態を示している。
この場合にも、リード２・・・は半田付される部分がま
ず上方に曲げられ、かつ先端部はその端面下向きになる
ように折り曲げられている。この場合にも第６図で説明
したと同様の効果が得られる。
ず上方に曲げられ、かつ先端部はその端面下向きになる
ように折り曲げられている。この場合にも第６図で説明
したと同様の効果が得られる。
以上詳述したように、本発明によれば半田付で実装する
際に充分な半田付強度が得られ、かつ生の金属面が露出
しているリードの先端面を半田で充分に被覆して腐蝕を
防止することができ、もって高い信頼性で実装すること
ができるフラットパッケージ型半導体装置を提供できる
ものである。
際に充分な半田付強度が得られ、かつ生の金属面が露出
しているリードの先端面を半田で充分に被覆して腐蝕を
防止することができ、もって高い信頼性で実装すること
ができるフラットパッケージ型半導体装置を提供できる
ものである。
第１図（Ａ）は従来のフラツト／４ツケージ型半導体装
置の一例を示す平面Ｍであシ、第１図（１３）はその側
面図、第２図〜第４図は従来のフラットパッケージ型半
導体装置の実装時における問題点を示す説明図、第５図
は本発明の一実施例になるフラツト／４ツケージ型半導
体装置の側面図であシ、第６図はその実装状態を示す説
明図、第７図は本発明の他の実施例になるフラ、ドパ、
ケージ型半導体装置の実装状態を示す説明図である。 １・・・樹脂封止層、２・・・リード、３・・・プリン
ト基板、４・・・プリント配線面、５・・・半田、６・
・・接着剤。 出願人代理人 弁理士 鈴 江 武 彦−９−
置の一例を示す平面Ｍであシ、第１図（１３）はその側
面図、第２図〜第４図は従来のフラットパッケージ型半
導体装置の実装時における問題点を示す説明図、第５図
は本発明の一実施例になるフラツト／４ツケージ型半導
体装置の側面図であシ、第６図はその実装状態を示す説
明図、第７図は本発明の他の実施例になるフラ、ドパ、
ケージ型半導体装置の実装状態を示す説明図である。 １・・・樹脂封止層、２・・・リード、３・・・プリン
ト基板、４・・・プリント配線面、５・・・半田、６・
・・接着剤。 出願人代理人 弁理士 鈴 江 武 彦−９−
Claims (1)
- 外囲器の側壁から延出されたリードの半田付される部分
を、その延出方向に沿って一度外囲器の底面に対して傾
斜するように上向きに折シ曲げ、更にその先端部を下向
きに折シ曲げることによシその先端面を下向きにしたこ
とを特徴とするフラ、ドパ、ケージ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21855982A JPS59108334A (ja) | 1982-12-14 | 1982-12-14 | フラツトパツケ−ジ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21855982A JPS59108334A (ja) | 1982-12-14 | 1982-12-14 | フラツトパツケ−ジ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59108334A true JPS59108334A (ja) | 1984-06-22 |
Family
ID=16721838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21855982A Pending JPS59108334A (ja) | 1982-12-14 | 1982-12-14 | フラツトパツケ−ジ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59108334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2588122A1 (fr) * | 1985-10-01 | 1987-04-03 | Radiotechnique Compelec | Dispositif semi-conducteur de puissance pour montage en surface |
-
1982
- 1982-12-14 JP JP21855982A patent/JPS59108334A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2588122A1 (fr) * | 1985-10-01 | 1987-04-03 | Radiotechnique Compelec | Dispositif semi-conducteur de puissance pour montage en surface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742483A (en) | Method for producing circuit board assemblies using surface mount components with finely spaced leads | |
| JPH0555438A (ja) | 電子部品のリード端子構造 | |
| JP2000223184A (ja) | 樹脂製基板 | |
| US5531860A (en) | Structure and method for providing a lead frame with enhanced solder wetting leads | |
| JPH09153519A (ja) | 半導体の実装構造 | |
| JPS59108334A (ja) | フラツトパツケ−ジ型半導体装置 | |
| JP2637863B2 (ja) | 半導体装置 | |
| JPH07154048A (ja) | 電子部品の外部リード | |
| KR20050019664A (ko) | 솔더볼을 갖는 반도체 패키지 | |
| JP2002026482A (ja) | 電子部品の実装構造 | |
| JPH01232753A (ja) | 半導体装置 | |
| JP2003124074A (ja) | 面実装電子部品 | |
| JPH06334090A (ja) | 樹脂封止型半導体装置のリード構造およびその製造方法 | |
| JP2774566B2 (ja) | 半導体装置のリードフレーム | |
| JPS6223136A (ja) | 半導体装置 | |
| JP2658489B2 (ja) | 金属基板の接続方法 | |
| JPH0321096B2 (ja) | ||
| JP2991174B2 (ja) | 半導体装置用リードフレームおよびその半導体装置の製造方法 | |
| JPH05335437A (ja) | 半導体装置 | |
| JPS59113652A (ja) | フラツトパツケ−ジｉｃ | |
| JP2000315852A (ja) | 回路基板 | |
| JPH11284318A (ja) | 電子部品実装基板 | |
| JPH0414859A (ja) | 電子部品のリード端子構造 | |
| JPH08162745A (ja) | 電子部品の固定端子構造 | |
| JP2000133739A (ja) | 回路基板 |