JPS59105119A - スイツチング装置 - Google Patents
スイツチング装置Info
- Publication number
- JPS59105119A JPS59105119A JP57213909A JP21390982A JPS59105119A JP S59105119 A JPS59105119 A JP S59105119A JP 57213909 A JP57213909 A JP 57213909A JP 21390982 A JP21390982 A JP 21390982A JP S59105119 A JPS59105119 A JP S59105119A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- switch
- relay
- main switch
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、２以上の系からなるシステムにおいて、シ
ステムの作動開始後における各基のオン、オフの切換え
を禁止できるようにされたスイッチング装置に関する、 ２以上の系からなるシステムにおける各基の作動と非作
動は、従来、第１図のように全ての系Ａ、、Ａ２ 、・
・・・・Ａｎｔ一つのスイッチＳｍによって同時にオン
、オフさせるか、あるいけ、第２図に示すように、各基
ごとに設けられたスイッチＳ、、Ｓ２ 、・・・・・Ｅ
ｌｎによって個別に設定が行なえるようにされていた。
ステムの作動開始後における各基のオン、オフの切換え
を禁止できるようにされたスイッチング装置に関する、 ２以上の系からなるシステムにおける各基の作動と非作
動は、従来、第１図のように全ての系Ａ、、Ａ２ 、・
・・・・Ａｎｔ一つのスイッチＳｍによって同時にオン
、オフさせるか、あるいけ、第２図に示すように、各基
ごとに設けられたスイッチＳ、、Ｓ２ 、・・・・・Ｅ
ｌｎによって個別に設定が行なえるようにされていた。
しかしながら、第１図に示すよう々スイッチング装置で
は、任意の系を組み合せてシステムを動作させることが
できず不便である。これに対し、第２図のスイッチング
装ばは、任意の系を組み合せてシステム全動作させるこ
とは可能であるが、ある系の作動開始後に他の系を作動
させ、あるいは停止させると、既に作動中の系が誤動作
を起こしたり、システムか停止さねたりするような場合
には用いることができないという不都合がある。
は、任意の系を組み合せてシステムを動作させることが
できず不便である。これに対し、第２図のスイッチング
装ばは、任意の系を組み合せてシステム全動作させるこ
とは可能であるが、ある系の作動開始後に他の系を作動
させ、あるいは停止させると、既に作動中の系が誤動作
を起こしたり、システムか停止さねたりするような場合
には用いることができないという不都合がある。
例工ば、マイクロコンピュータシステムで、メモリや工
１０装憧等の板数の装置ｔ、それぞれ一つの系として、
第２図のスイッチング装置を適用し、各基のスイッチ全
投入して一旦アドレス空間の割伺けを設定した後に、一
つの系をオフさせたり、あるいは別の光合付加してオン
させた場合、アドレス空間の割付けが変更されてし甘う
。そして、同一のプログラムによってシステム全動作さ
せると、既に作動（オン）状態にある系が誤動作される
おそれがあった。
１０装憧等の板数の装置ｔ、それぞれ一つの系として、
第２図のスイッチング装置を適用し、各基のスイッチ全
投入して一旦アドレス空間の割伺けを設定した後に、一
つの系をオフさせたり、あるいは別の光合付加してオン
させた場合、アドレス空間の割付けが変更されてし甘う
。そして、同一のプログラムによってシステム全動作さ
せると、既に作動（オン）状態にある系が誤動作される
おそれがあった。
そこでこの発明は、メインスイッチ全投入する前に、予
め各基ごとに設けられたスイッチを適当に設定しておく
と、メインスイッチ投入後に各基が自動的に予め設定さ
れた状態に固定されるとともに、メインスイッチ投入後
における各基の作動、非作動の変更全禁止できるように
したスイッチング装ｆｆ１ｋ提供することを目的とする
。
め各基ごとに設けられたスイッチを適当に設定しておく
と、メインスイッチ投入後に各基が自動的に予め設定さ
れた状態に固定されるとともに、メインスイッチ投入後
における各基の作動、非作動の変更全禁止できるように
したスイッチング装ｆｆ１ｋ提供することを目的とする
。
以下図面を用いてこの発明全６弁明する。
第３図は本発明に係るスイッチング装置の一実施例を示
すものである。
すものである。
図において、Ｓｍはシステムのメインスイッチで、この
実施例では、メインスイッチ６１ｍの投入により、系Ａ
’ｌ が作動状態にされるようにされている。
実施例では、メインスイッチ６１ｍの投入により、系Ａ
’ｌ が作動状態にされるようにされている。
Ｂｚ、ｈ系Ａ２の設定スイッチで、上記メインスイッチ
Ｅ１ｍの投入前における設定スイッチＳ２１のオン捷に
はオフの状態に応じて系Ａ２の作動、非作動が決定され
るようにされている。この設定スイッチ８ｚ＋の一端は
グランドライン［に接続され、他端はリレーＲ１内のり
−ドスイノチ５ｚｚｋ弁してＩＪ ｌ／ −Ｒ２の駆動
コイルに接続され、この駆動コイルの他端は、上記メイ
ンスイッチＳｍによって電源■Ｃｏに接続、遮断される
電源ライン２に接続さり、ている。
Ｅ１ｍの投入前における設定スイッチＳ２１のオン捷に
はオフの状態に応じて系Ａ２の作動、非作動が決定され
るようにされている。この設定スイッチ８ｚ＋の一端は
グランドライン［に接続され、他端はリレーＲ１内のり
−ドスイノチ５ｚｚｋ弁してＩＪ ｌ／ −Ｒ２の駆動
コイルに接続され、この駆動コイルの他端は、上記メイ
ンスイッチＳｍによって電源■Ｃｏに接続、遮断される
電源ライン２に接続さり、ている。
上記りｌ／ Ｒ２け２つのリードスイッチＳ２３゜Ｅ
１２４ ’に有しており、一方のリードスイッチ８２３
はグランドライン１とリレーＲ１内のり−ドスイノチＳ
２２との間に、捷り、他方のリードスイッチ８２４は電
源ライン２と系Ａ、との間に接続されている。
１２４ ’に有しており、一方のリードスイッチ８２３
はグランドライン１とリレーＲ１内のり−ドスイノチＳ
２２との間に、捷り、他方のリードスイッチ８２４は電
源ライン２と系Ａ、との間に接続されている。
３は電源ライン２とグランドライン１との間に直列接続
された抵抗Ｒ，とコンデンサＣ１とによってｍ成された
遅延回路である。この遅延回路３の中間ノードＮ 、に
は、バッファ回路４０入力端子が接続され、このバッフ
ァ回路４の出力端子と、上記電源ライン２との間に前記
リレーＲ１内のコイルが接続されている。
された抵抗Ｒ，とコンデンサＣ１とによってｍ成された
遅延回路である。この遅延回路３の中間ノードＮ 、に
は、バッファ回路４０入力端子が接続され、このバッフ
ァ回路４の出力端子と、上記電源ライン２との間に前記
リレーＲ１内のコイルが接続されている。
ここで、例えば上記抵抗Ｒｔｋ１．にΩ、コンデンザＣ
，全１００μＦとすると、遅延回路３０時定数τ１は０
．１秒となり、バッファ回路４の出力は、第４図のよう
にメインスイッチＳｍがオンされて電源ライン２のレベ
ルが立ち上がってからτ穣時間遅れてロウレベルからハ
イレベルに変化される。メインスイッチＳｍがオンされ
てから、バッファ回路４の出力が立ち上がるまでの間、
リレーＲ１内のコイルに電流が流されて、リードスイッ
チＥ１２２がオンされる。メインスイッチＳｍがオンさ
れる前に、設定スイッチ８２１がオンされていると、リ
ードスイッチ５２２０オンにより、リレーＲ２内のコイ
ルに電流が流される。これによって、リードスイッチ８
２３がオンされるπめ、リードスイッチＳ２２がオフさ
れても、リレーＲ２内のコイルに電流が流され続けて、
リードスイッチＢ２３とＳ２４はオン状態全保持する。
，全１００μＦとすると、遅延回路３０時定数τ１は０
．１秒となり、バッファ回路４の出力は、第４図のよう
にメインスイッチＳｍがオンされて電源ライン２のレベ
ルが立ち上がってからτ穣時間遅れてロウレベルからハ
イレベルに変化される。メインスイッチＳｍがオンされ
てから、バッファ回路４の出力が立ち上がるまでの間、
リレーＲ１内のコイルに電流が流されて、リードスイッ
チＥ１２２がオンされる。メインスイッチＳｍがオンさ
れる前に、設定スイッチ８２１がオンされていると、リ
ードスイッチ５２２０オンにより、リレーＲ２内のコイ
ルに電流が流される。これによって、リードスイッチ８
２３がオンされるπめ、リードスイッチＳ２２がオフさ
れても、リレーＲ２内のコイルに電流が流され続けて、
リードスイッチＢ２３とＳ２４はオン状態全保持する。
その結果、メインスイッチＳｍがオンされ７を後、設定
スイッチＳ２Ｉが第４図破線のようにオン、オフされて
も、系Ａ２に対して電源が供給され続ける。
スイッチＳ２Ｉが第４図破線のようにオン、オフされて
も、系Ａ２に対して電源が供給され続ける。
一方、メインスイッチｓｍがオンされる前に、設定スイ
ッチＳ２Ｌがオフされていると、リレーＲ６内のリード
スイッチＢ２２が１１時間オンされても、リレーＲ２内
のコイルに電流は流されない。そのため、リードスイッ
チｓｔｓ ＋ ８１ はオフされたままになる。しか
も、メインスイッチａｍがオンされた後、設定スイッチ
Ｂａ５ｋ、第５図破線のようにオン、オフさせても、既
にリレーＲ，内のリードスイッチＳ■がオフされている
ため、リードスイッチｓｚｓ 、 ８２４ はオンされ
ず、系Ａ２に電源が供給されることはないっ このように、上記実施例においては、系Ａ２の作動、非
作動が、メインスイッチＳｍの投入前の設定ヌイソチｓ
２１のオン、オフ状態によって決定され、投入後におけ
る設定スイッチＳ２１のオン、オフ切換えによって、系
Ａ２の状態が変更されることはない。これによって、シ
ステムの誤動作が防止されるようになる。
ッチＳ２Ｌがオフされていると、リレーＲ６内のリード
スイッチＢ２２が１１時間オンされても、リレーＲ２内
のコイルに電流は流されない。そのため、リードスイッ
チｓｔｓ ＋ ８１ はオフされたままになる。しか
も、メインスイッチａｍがオンされた後、設定スイッチ
Ｂａ５ｋ、第５図破線のようにオン、オフさせても、既
にリレーＲ，内のリードスイッチＳ■がオフされている
ため、リードスイッチｓｚｓ 、 ８２４ はオンされ
ず、系Ａ２に電源が供給されることはないっ このように、上記実施例においては、系Ａ２の作動、非
作動が、メインスイッチＳｍの投入前の設定ヌイソチｓ
２１のオン、オフ状態によって決定され、投入後におけ
る設定スイッチＳ２１のオン、オフ切換えによって、系
Ａ２の状態が変更されることはない。これによって、シ
ステムの誤動作が防止されるようになる。
なお、実施例では、系Ａ、と系Ａ２ とからなるシステ
ムについて説明したが、第３図と同じようなスイッチン
グ装曾を備えた系Ａ３．Ａ４．・・・・・・全接続して
、予め各設定スイッチを設定しておくことによって、作
動される系を指定できるようにしたシステムを構成する
こともできる。
ムについて説明したが、第３図と同じようなスイッチン
グ装曾を備えた系Ａ３．Ａ４．・・・・・・全接続して
、予め各設定スイッチを設定しておくことによって、作
動される系を指定できるようにしたシステムを構成する
こともできる。
ま女、実施例では、系Ａｌ がメインスイッチａｍの投
入により、作動状態にされるようにされているが、系Ａ
１についても同様なメイッチング装置全設けることによ
って、選択的に作動させるようにすることも可能である
。
入により、作動状態にされるようにされているが、系Ａ
１についても同様なメイッチング装置全設けることによ
って、選択的に作動させるようにすることも可能である
。
更に、各基Ａ Ｉ＋ Ａ ２ 、・・・・・に供給さ
れる電源系が異なるような場合には、第６図に示すよう
に、各基ごとに電源ラインを分離し、各電源ラインごと
に互いに連動して動作されるメインスイッチＳｍＩ、Ｓ
ｍｚ ・・・・・・奮設けてやればよい。
れる電源系が異なるような場合には、第６図に示すよう
に、各基ごとに電源ラインを分離し、各電源ラインごと
に互いに連動して動作されるメインスイッチＳｍＩ、Ｓ
ｍｚ ・・・・・・奮設けてやればよい。
第７図は上記実施例におけるバッファ回路４として出力
反転型のインバータを用いた実施例を示す。この場合、
遅延回路３を構成する抵抗Ｒ，とコンデンサ０１は、電
源ライン２とグランドライン１との間に逆に接続される
。また、抵抗Ｒ，とコンデンサＣ−との接続を、第３図
と同じにして、リレーＲｒ 内のコイルをインバータ４
の出力端子とグランドラインＬとの間に接続してやるよ
うにしてもよい。
反転型のインバータを用いた実施例を示す。この場合、
遅延回路３を構成する抵抗Ｒ，とコンデンサ０１は、電
源ライン２とグランドライン１との間に逆に接続される
。また、抵抗Ｒ，とコンデンサＣ−との接続を、第３図
と同じにして、リレーＲｒ 内のコイルをインバータ４
の出力端子とグランドラインＬとの間に接続してやるよ
うにしてもよい。
第８図は、本発明のさらに他の実施例を示すものである
。この実施例では、リレーＲ＋ ｋ駆動する遅延回路３
の構成が、第３図の実施例と異なっている。つまり、電
源ライン２とグランドライン１との間に直列接続された
抵抗Ｒ，と抵抗Ｒ２とによって抵抗分割回路が構成され
ている。また、電源ライン２とグランドライン１との間
に、リレーＲ２内のコイルとコンデンサＯ，が直列に接
続され、抵抗分割回路の中間ノードＮｌ′に、リレーＲ
１のコイルとコンデンサＯ，の一端が共辿に接続嘔れて
いる。
。この実施例では、リレーＲ＋ ｋ駆動する遅延回路３
の構成が、第３図の実施例と異なっている。つまり、電
源ライン２とグランドライン１との間に直列接続された
抵抗Ｒ，と抵抗Ｒ２とによって抵抗分割回路が構成され
ている。また、電源ライン２とグランドライン１との間
に、リレーＲ２内のコイルとコンデンサＯ，が直列に接
続され、抵抗分割回路の中間ノードＮｌ′に、リレーＲ
１のコイルとコンデンサＯ，の一端が共辿に接続嘔れて
いる。
この実施例では、リレーＲ，が例えば５ｖのようなある
一定以上の電圧が印加されたときにのみ動作されること
に着目して構成されている。
一定以上の電圧が印加されたときにのみ動作されること
に着目して構成されている。
ここで、上記コンデンサＯ＋ｋ１００１＋Ｆとし、抵抗
Ｒ，會ＩＫΩ、Ｒ２を５００Ωとすると、メインスイッ
チＳｍのオンにより、リレーＲ，のコイルには、コンデ
ンサ（３＋に弁して電流が流される。このとき、コンデ
ンサｃ、に流入するＮＲ，は、抵＠ＲＩとリレーＲ，を
弁した電流のうち、抵抗Ｒ２に流れる分を除いた大きさ
となる。これによって、ｉ ｌ／ −ＲＩ内のコイルに
流される電流は、当初リードスイッチ８２ｚ’にオンさ
せるのに充分な大きさとされる。
Ｒ，會ＩＫΩ、Ｒ２を５００Ωとすると、メインスイッ
チＳｍのオンにより、リレーＲ，のコイルには、コンデ
ンサ（３＋に弁して電流が流される。このとき、コンデ
ンサｃ、に流入するＮＲ，は、抵＠ＲＩとリレーＲ，を
弁した電流のうち、抵抗Ｒ２に流れる分を除いた大きさ
となる。これによって、ｉ ｌ／ −ＲＩ内のコイルに
流される電流は、当初リードスイッチ８２ｚ’にオンさ
せるのに充分な大きさとされる。
上記回路では、メインスイッチＳｍがオンされると、第
９図に示すように、ノードＮ 、 ７の電位が抵抗Ｒ，
，Ｒ，とリレーＲ７＋の内部抵抗によって決まるような
電圧に向かってしだいに上昇され、電源ライン２のレベ
ル（ｖｏＣ）とノードＮ、／との電位差が、リレーＲ１
の作動電圧よシも小さくなった時点（第９図のＰ点）で
、リードスイッチＥ！２２がオフされる。このときのリ
ードスイッチ８２Ｈのオン時間τ１′が、リレーＲ２に
作動させるのに充分な時間となるように、上記抵抗Ｒ，
，Ｒ２およびコンデンサＣＩの大きさが決定されている
。
９図に示すように、ノードＮ 、 ７の電位が抵抗Ｒ，
，Ｒ，とリレーＲ７＋の内部抵抗によって決まるような
電圧に向かってしだいに上昇され、電源ライン２のレベ
ル（ｖｏＣ）とノードＮ、／との電位差が、リレーＲ１
の作動電圧よシも小さくなった時点（第９図のＰ点）で
、リードスイッチＥ！２２がオフされる。このときのリ
ードスイッチ８２Ｈのオン時間τ１′が、リレーＲ２に
作動させるのに充分な時間となるように、上記抵抗Ｒ，
，Ｒ２およびコンデンサＣＩの大きさが決定されている
。
メインスイッチＳｍがオンされる前に、予め設定スイッ
チ６２１がオンされていると、リレー？Ｒ。
チ６２１がオンされていると、リレー？Ｒ。
に電流が流されてリードスイッチ８２２が、τ直′時間
だけオンされている間、リレーＲ２内のコイルに電流が
流されてリードスイッチ８２Ｂと８２４ がオンされ、
リードスイッチＳ２２がオフされてもスイッチＳ２４の
オン状態が保持される。
だけオンされている間、リレーＲ２内のコイルに電流が
流されてリードスイッチ８２Ｂと８２４ がオンされ、
リードスイッチＳ２２がオフされてもスイッチＳ２４の
オン状態が保持される。
一方、設定スイッチＳＺｔが予めオフされていると、メ
インスイッチ８ｍがオンされてリレーＲ１が作動されて
も、リードスイッチ８２３ ＋ Ｅ＋２４ はオンさ
れない。しかも、τ１′時間後にリレーＲ。
インスイッチ８ｍがオンされてリレーＲ１が作動されて
も、リードスイッチ８２３ ＋ Ｅ＋２４ はオンさ
れない。しかも、τ１′時間後にリレーＲ。
内のリードスイッチ８２２けオフされるため、設定スイ
ッチＳｔｔがその後オン、オフされても、リードスイッ
チ８２４がオンされることはない。この場合、設定スイ
ッチＳ２Ｚの操作速度に対して、τ直′時間を充分に短
くしておくことにより、τ直′時間内の誤動作を防止す
ることができる。
ッチＳｔｔがその後オン、オフされても、リードスイッ
チ８２４がオンされることはない。この場合、設定スイ
ッチＳ２Ｚの操作速度に対して、τ直′時間を充分に短
くしておくことにより、τ直′時間内の誤動作を防止す
ることができる。
なお、メインスイッチｓｍのオフによって、コンデンサ
Ｃ１の充電電荷は、主として抵抗Ｒｚ’Ｃ介して放電さ
れ（この例では時定数約５０ｍ日）、ノードＮ１′の電
位がほぼ０■になった時点（オフ後約２００ｍ５後）で
、回路は上記操作が再び可能外状態になる。
Ｃ１の充電電荷は、主として抵抗Ｒｚ’Ｃ介して放電さ
れ（この例では時定数約５０ｍ日）、ノードＮ１′の電
位がほぼ０■になった時点（オフ後約２００ｍ５後）で
、回路は上記操作が再び可能外状態になる。
この実施例においても、２つの系Ａ１．Ａ２のみでなく
更に多くの系からなるシステムに適用することかできる
。また、系ＡＩ、Ａ２、−・・・・に電源を供給する電
源系が多系統であるシステムであっても、第６図と同様
にして、適用させることができる。
更に多くの系からなるシステムに適用することかできる
。また、系ＡＩ、Ａ２、−・・・・に電源を供給する電
源系が多系統であるシステムであっても、第６図と同様
にして、適用させることができる。
この発明は以上説明し女ように構成されているので、メ
インスイッチを投入する前に、予め各基ごとに設けられ
た設定スイッチを適当に設定してやると、メインスイッ
チ投入後に各基が自動的に予め設定された状態に固定さ
れるとともに５ メインスイッチ投入後における各基の
作動、非作動の変更が禁止されるようになる。これによ
って、例えは本発明全マイクロコンピュータシステムに
おけるアドレス空間の割付けに適用した場合には、割付
は設定後における変更が禁止され、システムの誤動作が
防止されるという効果がある。
インスイッチを投入する前に、予め各基ごとに設けられ
た設定スイッチを適当に設定してやると、メインスイッ
チ投入後に各基が自動的に予め設定された状態に固定さ
れるとともに５ メインスイッチ投入後における各基の
作動、非作動の変更が禁止されるようになる。これによ
って、例えは本発明全マイクロコンピュータシステムに
おけるアドレス空間の割付けに適用した場合には、割付
は設定後における変更が禁止され、システムの誤動作が
防止されるという効果がある。
第１図および第２図は、複数の系からなるシステムにお
ける従来のスイッチング装置の一例を示す構成図、 第３図は本発明に係るスイッチング装置の一実施例を示
す回路構成図、 第４図および第５図は、第３図の回路における各部の信
号の状態を示すタイミングチャート、第６図は本発明装
装置を用い反曲のシステム構成例を示すブロック図、 第７図は本発明に係るスイッチング装置の第２の実施例
を示す回路構成図、 第８図は本発明の第３の実施例を示す回路０７成図、 第９図および第１０図は、第８図の回路における各部の
信号の状態を示すタイミングチャートである。 １．２・・・電源ライン、３・・・遵延回路、４・・・
バッファ回路、Ｓｍ・・・メインスイッチｌ ｓ２＋
”’Ｂｋスイッチ、Ｓ２３・・・保持スイッチ、Ｓ２４
・サブスイッチ、Ｒｙｌ、Ｒｙ２・・リレー。 ；、：ノ 第 １ 図 第 ２ 図 第 ３ 図 １７ケ 第４図 才〉 第 ５ 図 み、 ＝ ＝、、；ｕ
ける従来のスイッチング装置の一例を示す構成図、 第３図は本発明に係るスイッチング装置の一実施例を示
す回路構成図、 第４図および第５図は、第３図の回路における各部の信
号の状態を示すタイミングチャート、第６図は本発明装
装置を用い反曲のシステム構成例を示すブロック図、 第７図は本発明に係るスイッチング装置の第２の実施例
を示す回路構成図、 第８図は本発明の第３の実施例を示す回路０７成図、 第９図および第１０図は、第８図の回路における各部の
信号の状態を示すタイミングチャートである。 １．２・・・電源ライン、３・・・遵延回路、４・・・
バッファ回路、Ｓｍ・・・メインスイッチｌ ｓ２＋
”’Ｂｋスイッチ、Ｓ２３・・・保持スイッチ、Ｓ２４
・サブスイッチ、Ｒｙｌ、Ｒｙ２・・リレー。 ；、：ノ 第 １ 図 第 ２ 図 第 ３ 図 １７ケ 第４図 才〉 第 ５ 図 み、 ＝ ＝、、；ｕ
Claims (1)
- 【特許請求の範囲】 １、複数個の系からなるシステムに使用されるスイッチ
ング装置であって、各基に共通のメインスイッチと、各
基ごとに設けられた設定スイッチと、この設定スイッチ
と直列に接続された接点を有するリレーと、このリレー
が一時的に通電されるとオンされてリレーの接点全導通
状態に保持させる保持スイッチと、上記リレーによって
対応する上記系の一つを作動状態にさせるサブスイッチ
と、上記メインスイッチの投入後一定時間合ＦＩ：逼し
てから上記リレーに通電させる遅延駆動回路とからなり
、メインスイッチ投入により、投入前に設定された設定
スイッチの状態に応じて各基を作動または非作動状態に
させるとともに、メインスイッチ投入後における設定ス
イッチの切換えによって各基の状態が変更されないよう
にされてなることを特徴とするスイッチング装置。 ２、上記遅延駆動回路が抵抗とコンデンサとからなる遅
延回路とバッファ回路とによって構成されてなることを
特徴とする特許請求の範囲第１項記載のスイッチング装
置。 ３ 上記遅延駆動回路が、抵抗分割回路と、この抵抗分
割回路の中間ノードと一方の電源霜：圧との間に接続さ
れたコンデンサとからなり、上記中間ノードと他方の電
源電圧との間に前記リレーの駆動コイルが介挿されてな
ることを特徴とする特許請求の範囲第１項記載のスイッ
チング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57213909A JPS59105119A (ja) | 1982-12-08 | 1982-12-08 | スイツチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57213909A JPS59105119A (ja) | 1982-12-08 | 1982-12-08 | スイツチング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105119A true JPS59105119A (ja) | 1984-06-18 |
Family
ID=16647032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57213909A Pending JPS59105119A (ja) | 1982-12-08 | 1982-12-08 | スイツチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105119A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0467578A2 (en) * | 1990-07-16 | 1992-01-22 | Matsushita Electric Industrial Co., Ltd. | Power source control circuit and an electronic device with such power source control circuit |
-
1982
- 1982-12-08 JP JP57213909A patent/JPS59105119A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0467578A2 (en) * | 1990-07-16 | 1992-01-22 | Matsushita Electric Industrial Co., Ltd. | Power source control circuit and an electronic device with such power source control circuit |
| US5229654A (en) * | 1990-07-16 | 1993-07-20 | Matsushita Electric Industrial Co., Ltd. | Power source control circuit and an electronic device with such power source control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4979143A (en) | Recovery from power-down mode | |
| US6028512A (en) | Electronic blinker | |
| JPH01198235A (ja) | 電流供給回路配置 | |
| JP2003029881A (ja) | マイクロコントローラのリセット装置 | |
| JPS59105119A (ja) | スイツチング装置 | |
| JPH0432092A (ja) | 半導体集積メモリ回路 | |
| JPH0195605A (ja) | 自動車用アンテナ制御装置 | |
| EP1126362A2 (en) | Microcomputer with internal reset signal generator | |
| JP4350854B2 (ja) | 制御対象の状態維持回路装置及び状態維持方法 | |
| JPH041979B2 (ja) | ||
| JPH08179857A (ja) | リセット回路 | |
| JPS60128717A (ja) | 集積回路装置 | |
| JP3888571B2 (ja) | モード切替回路 | |
| JP2501666Y2 (ja) | ユニット２重化装置 | |
| JPS5952327A (ja) | マイクロコンピユ−タのリセツト回路 | |
| JP3123058B2 (ja) | 半導体メモリ | |
| JP2785333B2 (ja) | 自己保持型リレー回路 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 | |
| JP2002290215A (ja) | オフセット付コンパレータ | |
| JPH0352216Y2 (ja) | ||
| JPS59148083A (ja) | 電子学習機 | |
| JP2905793B2 (ja) | ２出力インバーター | |
| JPS6243390Y2 (ja) | ||
| JP3606088B2 (ja) | 初期化制御回路 | |
| US20040250143A1 (en) | Microcomputer having power supply circuit switching low pass filter |