JPS59103105A - シ−ケンスコントロ−ラ - Google Patents
シ−ケンスコントロ−ラInfo
- Publication number
- JPS59103105A JPS59103105A JP21369482A JP21369482A JPS59103105A JP S59103105 A JPS59103105 A JP S59103105A JP 21369482 A JP21369482 A JP 21369482A JP 21369482 A JP21369482 A JP 21369482A JP S59103105 A JPS59103105 A JP S59103105A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- input
- program
- programmer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15018—Communication, serial data transmission, modem
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15078—Modules, construction of system
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプログラマ一体形式のプログラマブルコントロ
ーラ（以下ＰＣという）のプログラム書込、読出し及び
試運転、保守時のチェック等におけるプログラマの操作
性向上の為の構成に関するものである。まず、第１図を
もちいてＰＣとプログラマの関係について説明する。
ーラ（以下ＰＣという）のプログラム書込、読出し及び
試運転、保守時のチェック等におけるプログラマの操作
性向上の為の構成に関するものである。まず、第１図を
もちいてＰＣとプログラマの関係について説明する。
ＰＣはプログラムカウンタ１、プログラム記憶部２、演
算部３、内部記憶部４、入出力部５より構成され、前記
プログラム記憶部２にプログラムされて記憶している制
御命令をプログラムカウンタ１に従って順次読出し、そ
の読出した制御命令に基づいて入出力部５を介し制御対
象を制御する。
算部３、内部記憶部４、入出力部５より構成され、前記
プログラム記憶部２にプログラムされて記憶している制
御命令をプログラムカウンタ１に従って順次読出し、そ
の読出した制御命令に基づいて入出力部５を介し制御対
象を制御する。
内部記憶部４は制御情報（内部リレー、タイマ、カウン
タ）を記憶する役目をしている。
タ）を記憶する役目をしている。
これに対しプログラマ７はプログラム記憶部２への制御
命令の書込及び読出し、内部記憶部４及び入出力部５の
情報表示、さらに内部記憶部４の制御情報の強制操作、
各種ＰＣの異常表示等を司どる機能を備えており、制御
対象に対する制御命令の作成及びＰＣの内部機能の表示
及び操作を行うものであり、ＰＣを容易に取扱う上で
なくてはならないものである。又電源部６は前記ブロッ
ク１．２．３．４．５．７へ制御電源を供給している。
命令の書込及び読出し、内部記憶部４及び入出力部５の
情報表示、さらに内部記憶部４の制御情報の強制操作、
各種ＰＣの異常表示等を司どる機能を備えており、制御
対象に対する制御命令の作成及びＰＣの内部機能の表示
及び操作を行うものであり、ＰＣを容易に取扱う上で
なくてはならないものである。又電源部６は前記ブロッ
ク１．２．３．４．５．７へ制御電源を供給している。
第２図にプログラマの１例を示す。
命令４ ＣＯＭ ハＡＮＤ、 ＮＯＴ、 Ｏｎ 等ノ
ｉｌｌ 御命令キーが配列され、命令の書込、読出等の
時操作する。数字キ一群ＮＯ０は、入出力のアドレス、
タイマ／カウンタの設定値、内部リレーの番号、プログ
ラム記憶部２のアドレス等の指定時に操作する。
ｉｌｌ 御命令キーが配列され、命令の書込、読出等の
時操作する。数字キ一群ＮＯ０は、入出力のアドレス、
タイマ／カウンタの設定値、内部リレーの番号、プログ
ラム記憶部２のアドレス等の指定時に操作する。
操作キ一群ＯＰＥはＰＣに働きかける機能を持ったキー
でプログラムの書込、＋・−読出（アドレスが＋・−さ
れ、そのアドレスのプログラム記憶部２の制御命令が命
令表示とデータ表示に表示される）、削除、挿入、検索
等が行われる。アドレス表示部ＡＤＤはプログラム記憶
部２のっ′ドレスを表示しており、書込、読出の対象と
なる制御命令のプログラム記憶部のアドレスを表示する
。データ表示ＤＡＴは数字キーＮＯ，で操作された入出
力のアドレス、タイマ／カウンタの設定値、内部リレー
の番号、その他ＰＣが異常時に発するエラーコード等を
表示する。命令表示キーに対応して配設された発光表示
灯は命令キーＣＯＭを操作した際及び以上の様にＰＣを
扱う上で必要なプログラマとＰＣとの構成は従来から次
の２つの構成がある。
でプログラムの書込、＋・−読出（アドレスが＋・−さ
れ、そのアドレスのプログラム記憶部２の制御命令が命
令表示とデータ表示に表示される）、削除、挿入、検索
等が行われる。アドレス表示部ＡＤＤはプログラム記憶
部２のっ′ドレスを表示しており、書込、読出の対象と
なる制御命令のプログラム記憶部のアドレスを表示する
。データ表示ＤＡＴは数字キーＮＯ，で操作された入出
力のアドレス、タイマ／カウンタの設定値、内部リレー
の番号、その他ＰＣが異常時に発するエラーコード等を
表示する。命令表示キーに対応して配設された発光表示
灯は命令キーＣＯＭを操作した際及び以上の様にＰＣを
扱う上で必要なプログラマとＰＣとの構成は従来から次
の２つの構成がある。
その１例としては第３図、第４図に示す様にプログラマ
を必要に応じてＰＣ本体に取付け、および取外しができ
る構成である。すなわち、第３図のものはＰＣとプログ
ラマ双方にコネクタＣＮ、 ＣＮ’を設は直接プラグイ
ン・プラグアウトが出来る方法で、第３図（イ）はその
ときのブロック図である。尚、プルな方法で取付け、取
外しできる方法であり、第４図（０）はそのときのブロ
ック図である。尚、第１図と同一記号は同一物を表わす
。この場合、プログラマ７とＰＣ間はパスライン＋３７
が長くなるので伝送回路８．８′を設けて信号を増幅し
て送出する構成としている。この方法に対して２つ目の
方法としては、第５図に示す様にプログラマとＰＣが１
体になっている構成である。そして第５図（イ）はその
ブロック図である。この構成の誕生した背景はＰＣの機
能が高度化し、単にプログラムの読出し、書込みだけで
はなく機能動作モニタ、異常表示等の機能があり、常時
プログラマを取付けておく必要になったことと半導体コ
ストが安くなり、プログラマを１体型にしても製品コス
トがわずかの増加ですむこと及び保守、プログラム変更
時において、その都度プロクラムをさがす装置まで持参
、セットする等のわずられしさがないことなどがあげら
れ、最近はプログラマＰＲＯとＰＣの一体形も多く見ら
れる様になった。
を必要に応じてＰＣ本体に取付け、および取外しができ
る構成である。すなわち、第３図のものはＰＣとプログ
ラマ双方にコネクタＣＮ、 ＣＮ’を設は直接プラグイ
ン・プラグアウトが出来る方法で、第３図（イ）はその
ときのブロック図である。尚、プルな方法で取付け、取
外しできる方法であり、第４図（０）はそのときのブロ
ック図である。尚、第１図と同一記号は同一物を表わす
。この場合、プログラマ７とＰＣ間はパスライン＋３７
が長くなるので伝送回路８．８′を設けて信号を増幅し
て送出する構成としている。この方法に対して２つ目の
方法としては、第５図に示す様にプログラマとＰＣが１
体になっている構成である。そして第５図（イ）はその
ブロック図である。この構成の誕生した背景はＰＣの機
能が高度化し、単にプログラムの読出し、書込みだけで
はなく機能動作モニタ、異常表示等の機能があり、常時
プログラマを取付けておく必要になったことと半導体コ
ストが安くなり、プログラマを１体型にしても製品コス
トがわずかの増加ですむこと及び保守、プログラム変更
時において、その都度プロクラムをさがす装置まで持参
、セットする等のわずられしさがないことなどがあげら
れ、最近はプログラマＰＲＯとＰＣの一体形も多く見ら
れる様になった。
本発明は上記の様な従来のＰ、Ｃの開発過程に鑑み提案
されたものであり、このプログラマが必要に応じて一体
又は別体形に使いわけることができる構成のＰＣを提供
するものである。すなわち第５図に示す従来の方法では
プログラマＰ ＲＯとＰＣが一体になっているためＰＣ
の設置場所によりプログラマの位置が決定されてしまう
。従ってこの構成ではプログラマの操作を支障なく行う
為にはＰＣの設置場所が限定され、低い位置、高い位置
、ＰＣの前面に操作できるだけの充分なスペースがない
一様な狭い場所等に設置できない。この為、制御プラン
トを製作する技術者はプログラマの操作性を考慮して制
御装置の機器配列はＰＣを中心に考えなければならず、
制御装置の小型化、配置に制限がでてきたりしてこれが
要因になって装置全体のコストアップにつながってしま
うという欠点を生じる。本発明は上記の問題に鑑みてな
されたもので、その目的とするところはＰＣの設置位置
にかかわらず、プログラマの操作性を高めるとともに一
体形ＰＣの長所をも兼ね備えたことにある。
されたものであり、このプログラマが必要に応じて一体
又は別体形に使いわけることができる構成のＰＣを提供
するものである。すなわち第５図に示す従来の方法では
プログラマＰ ＲＯとＰＣが一体になっているためＰＣ
の設置場所によりプログラマの位置が決定されてしまう
。従ってこの構成ではプログラマの操作を支障なく行う
為にはＰＣの設置場所が限定され、低い位置、高い位置
、ＰＣの前面に操作できるだけの充分なスペースがない
一様な狭い場所等に設置できない。この為、制御プラン
トを製作する技術者はプログラマの操作性を考慮して制
御装置の機器配列はＰＣを中心に考えなければならず、
制御装置の小型化、配置に制限がでてきたりしてこれが
要因になって装置全体のコストアップにつながってしま
うという欠点を生じる。本発明は上記の問題に鑑みてな
されたもので、その目的とするところはＰＣの設置位置
にかかわらず、プログラマの操作性を高めるとともに一
体形ＰＣの長所をも兼ね備えたことにある。
本発明の一実施例を第６図を用いて詳細に説明する。尚
、第１図と同一記号は同一物を表わす。
、第１図と同一記号は同一物を表わす。
プログラマとＰＣの構成を中央処理ユニノ１−と、入出
力および電源ユニットの２つのユニットに構成する。前
者の中央処理ユニットはプログラマ７プログラムカウン
タ１、プログラム記憶部２、演算部３、内部記憶部４、
伝送回路８．８′により構成される。そして中央処理ユ
ニットＣＥＮの機能は演算部３が中核になり、プログラ
ムカウンタ１で指定されるプログラム記憶部２の制御命
令を順次読出し、演算部３でこの制御命令に従って内部
記憶部４の情報を読取ったり、あるいは演算結果を記憶
するとともにプログラマ７の各キー操作の処理を実行し
たり、パスラインＢｔの信号を増幅する機能をもった伝
送回路８を介して、入出力部５との信号の伝送をしたり
するコントロールを行う。
力および電源ユニットの２つのユニットに構成する。前
者の中央処理ユニットはプログラマ７プログラムカウン
タ１、プログラム記憶部２、演算部３、内部記憶部４、
伝送回路８．８′により構成される。そして中央処理ユ
ニットＣＥＮの機能は演算部３が中核になり、プログラ
ムカウンタ１で指定されるプログラム記憶部２の制御命
令を順次読出し、演算部３でこの制御命令に従って内部
記憶部４の情報を読取ったり、あるいは演算結果を記憶
するとともにプログラマ７の各キー操作の処理を実行し
たり、パスラインＢｔの信号を増幅する機能をもった伝
送回路８を介して、入出力部５との信号の伝送をしたり
するコントロールを行う。
後者すなわち入出力・電源ユニットはＩＡ −ｐは制御
対象からの複数の入力信号をパスライン臣を介して中央
処理ユニツｌ−ＣＥＮへ送ったり、中央処理ユニットＣ
ＥＮからの信号をパスラインＢｔから制御対象へ複数の
信号を出力する入出力部５と、中央処理ユニットＣＥＮ
の各ブロックと入出力部５へ制御電源を供給する電源部
６と、入出力、電源ユニｙ ｌ−’／６ ・Ｐのパスラ
インＢｔの信号を増幅するための伝送回路８．８′から
構成される。中央処理ユニソ１−ＣＥＮと入出力電源ユ
ニツＩ−ｌ７ｏ−ｐはお互いに伝送回路８．８′を介し
両ユニット間はケーブル１′で接続される中央処理ユニ
ットを操作しない時は、電源ユニット部に設けられた係
止部９に係止し、固定しておく形態とすれば外観もコン
パクトになる５一体形のメリットが得られる。中央処理
ユニツ１−ＣＥＮを操作する時、入出力、電源ユニット
が低い位置、高い位置、狭い位置等に配置されていても
中央処理ユニットを前記係止部９から外し、ケーブルの
ゆるす範囲で自在に引廻すことができるので、取扱いが
容易であり、操作効率も良くなる。又中央処理ユニット
ＣＥＮは必らずしも入出力・電源ユニットに固定する必
要はなく操作しやすい位置に固定しておく方法も取るこ
とができ、シーケンスコントローラの配置に関し大きな
自在性が得られる。
対象からの複数の入力信号をパスライン臣を介して中央
処理ユニツｌ−ＣＥＮへ送ったり、中央処理ユニットＣ
ＥＮからの信号をパスラインＢｔから制御対象へ複数の
信号を出力する入出力部５と、中央処理ユニットＣＥＮ
の各ブロックと入出力部５へ制御電源を供給する電源部
６と、入出力、電源ユニｙ ｌ−’／６ ・Ｐのパスラ
インＢｔの信号を増幅するための伝送回路８．８′から
構成される。中央処理ユニソ１−ＣＥＮと入出力電源ユ
ニツＩ−ｌ７ｏ−ｐはお互いに伝送回路８．８′を介し
両ユニット間はケーブル１′で接続される中央処理ユニ
ットを操作しない時は、電源ユニット部に設けられた係
止部９に係止し、固定しておく形態とすれば外観もコン
パクトになる５一体形のメリットが得られる。中央処理
ユニツ１−ＣＥＮを操作する時、入出力、電源ユニット
が低い位置、高い位置、狭い位置等に配置されていても
中央処理ユニットを前記係止部９から外し、ケーブルの
ゆるす範囲で自在に引廻すことができるので、取扱いが
容易であり、操作効率も良くなる。又中央処理ユニット
ＣＥＮは必らずしも入出力・電源ユニットに固定する必
要はなく操作しやすい位置に固定しておく方法も取るこ
とができ、シーケンスコントローラの配置に関し大きな
自在性が得られる。
本発明は、以上説明したように、ＰＣとプログラマの構
成を中央処理ユニットと入出力・電源ユニットに分け、
両ユニットをケーブル等のフレキシブルな接続手段で接
続する構成とするとともに、電源部に中央処理ユニット
を係止する係止部を設ける構成としたから入出力・電源
ユニットの設置場所の如例にかかわらず中央処理ユニッ
トをフレキシブルに引廻したり、設置することができプ
ログラマの操作性、設置の自在性に優れたＰＣを提供で
きる効果をもたらすものである。
成を中央処理ユニットと入出力・電源ユニットに分け、
両ユニットをケーブル等のフレキシブルな接続手段で接
続する構成とするとともに、電源部に中央処理ユニット
を係止する係止部を設ける構成としたから入出力・電源
ユニットの設置場所の如例にかかわらず中央処理ユニッ
トをフレキシブルに引廻したり、設置することができプ
ログラマの操作性、設置の自在性に優れたＰＣを提供で
きる効果をもたらすものである。
第１図は従来のＰＣを構成するブロック回路図。
第２図は従来のプログラマの一例を示す平面図。
第３図（イ）、（（ロ）は従来プログラマとＰＣ本体が
別体の形態のＰＣを表わす斜視図とブロック図である。 第４図（イ）、（０）は従来のプログラマとＰＣ本体が
別体の形態の他の例を表わす斜視図とブロック図である
。 第５図（イ）、（ロ）は従来のプログラマとＰＣ本体が
一体形の例を示す斜視図とブロック図である。 第６図（イ）１．（へ））は本発明のプログラマブルコ
ントローラの斜視図とブロック図である。 １・・・プログラムカウンタ、２・・・プログラム記憶
部、３・・・演算部、４・・・内部記憶部、５・・・入
出力部、６・・・電源部 特許出願人 光洋電子工業株式会社 ６口） 第５図 （イ）
別体の形態のＰＣを表わす斜視図とブロック図である。 第４図（イ）、（０）は従来のプログラマとＰＣ本体が
別体の形態の他の例を表わす斜視図とブロック図である
。 第５図（イ）、（ロ）は従来のプログラマとＰＣ本体が
一体形の例を示す斜視図とブロック図である。 第６図（イ）１．（へ））は本発明のプログラマブルコ
ントローラの斜視図とブロック図である。 １・・・プログラムカウンタ、２・・・プログラム記憶
部、３・・・演算部、４・・・内部記憶部、５・・・入
出力部、６・・・電源部 特許出願人 光洋電子工業株式会社 ６口） 第５図 （イ）
Claims (1)
- 【特許請求の範囲】 次の３ユニツトを具備するシーケンスコントローラ。 ■ シーケンス制御プログラムを格納するプログラム記
憶部とこの内容をプログラムカウンタで順次くり返し読
出し、その内容を実行する演算部と演算結果を記憶する
内部記憶部と前記プログラム記憶部に対してはプログラ
ムの書込み、読出し操作をしたり、前記内部記憶部に対
しては記憶内容の表示操作をしたりするプログラムより
なる中央処理ユニット。 ■ 前記中央処理ユニットと接続手段を介して接続され
るとともに、制御対象機器からの入力・出力信号を受授
するための変換機能を有する恥部と前記各部に制御電源
を供給する電源部とよりなる入出力電源ユニット。 ■ 前記中央処理ユニットと、入出力・電源ユニットと
の接続はフレキシブル構成とした接続ユニソ ト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21369482A JPS59103105A (ja) | 1982-12-06 | 1982-12-06 | シ−ケンスコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21369482A JPS59103105A (ja) | 1982-12-06 | 1982-12-06 | シ−ケンスコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59103105A true JPS59103105A (ja) | 1984-06-14 |
Family
ID=16643437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21369482A Pending JPS59103105A (ja) | 1982-12-06 | 1982-12-06 | シ−ケンスコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103105A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145305A (ja) * | 1984-08-10 | 1986-03-05 | Koike Sanso Kogyo Co Ltd | 数値制御用コントロ−ラ |
| JPS6271704U (ja) * | 1985-06-13 | 1987-05-08 | ||
| JPS63298504A (ja) * | 1987-05-29 | 1988-12-06 | Fanuc Ltd | プログラマブル・コントロ−ル装置 |
| JPH01102903U (ja) * | 1987-12-25 | 1989-07-12 | ||
| JPH01113707U (ja) * | 1988-01-22 | 1989-07-31 | ||
| WO1989007288A1 (en) * | 1988-02-02 | 1989-08-10 | Fanuc Ltd | Programmable controller provided with small programming device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55124807A (en) * | 1979-03-20 | 1980-09-26 | Idec Izumi Corp | Control unit |
| JPS5771006A (en) * | 1980-10-21 | 1982-05-01 | Mitsubishi Electric Corp | Sequence controller |
-
1982
- 1982-12-06 JP JP21369482A patent/JPS59103105A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55124807A (en) * | 1979-03-20 | 1980-09-26 | Idec Izumi Corp | Control unit |
| JPS5771006A (en) * | 1980-10-21 | 1982-05-01 | Mitsubishi Electric Corp | Sequence controller |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145305A (ja) * | 1984-08-10 | 1986-03-05 | Koike Sanso Kogyo Co Ltd | 数値制御用コントロ−ラ |
| JPS6271704U (ja) * | 1985-06-13 | 1987-05-08 | ||
| JPS63298504A (ja) * | 1987-05-29 | 1988-12-06 | Fanuc Ltd | プログラマブル・コントロ−ル装置 |
| JPH01102903U (ja) * | 1987-12-25 | 1989-07-12 | ||
| JPH01113707U (ja) * | 1988-01-22 | 1989-07-31 | ||
| WO1989007288A1 (en) * | 1988-02-02 | 1989-08-10 | Fanuc Ltd | Programmable controller provided with small programming device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4250563A (en) | Expandable programmable controller | |
| US3686639A (en) | Digital computer-industrial controller system and apparatus | |
| JPS6224802B2 (ja) | ||
| JPS59103105A (ja) | シ−ケンスコントロ−ラ | |
| US6779048B2 (en) | Programmable controller including intelligent module | |
| WO1986004433A1 (en) | Memory device | |
| US4298935A (en) | Interface circuit for coupling an automated maintenance system to a CPU | |
| HU176777B (en) | Device for reducing instruction execution time in computer of indirect addressed data memory | |
| JPH0731613B2 (ja) | 診断制御装置 | |
| JPS59232781A (ja) | ロボツトのハンドの制御装置 | |
| JP2000194579A (ja) | マイクロコントロ―ラの評価装置および評価方法 | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JPS5860361A (ja) | オンラインデバッグ方法 | |
| JPS5920186A (ja) | パチンコ管理システム | |
| EP0115566B1 (en) | Method for testing the operation of an i/o controller in a data processing system | |
| JPS6190204A (ja) | プログラマブルコントロ−ラのリンク方式 | |
| JP2698703B2 (ja) | マルチポートアダプタ装置 | |
| JPS6234261A (ja) | メモリのアクセス状況監視装置 | |
| SU560226A1 (ru) | Устройство дл управлени системой контрол цифровых схем | |
| JPS61250764A (ja) | マイクロプロセツサ装置 | |
| JPS6113343A (ja) | コンソ−ル装置 | |
| SU1226433A1 (ru) | Устройство дл ввода информации | |
| JPS6289104A (ja) | プログラマブルコントロ−ラ | |
| JPH03109601A (ja) | 機器操作パネル装置 | |
| JPH0454519Y2 (ja) |