JPS5910224A - プラズマｃｖｄ装置 - Google Patents
プラズマｃｖｄ装置Info
- Publication number
- JPS5910224A JPS5910224A JP57118594A JP11859482A JPS5910224A JP S5910224 A JPS5910224 A JP S5910224A JP 57118594 A JP57118594 A JP 57118594A JP 11859482 A JP11859482 A JP 11859482A JP S5910224 A JPS5910224 A JP S5910224A
- Authority
- JP
- Japan
- Prior art keywords
- anode electrode
- substrate
- tray
- flat plate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプラズマＣＶＤ装置に係わり、特に成膜基板の
搬送用トレイの構造に関するものである。
搬送用トレイの構造に関するものである。
プラズマＣＶＤは、非平衡プラズマ中で気体状物質が反
応して基板上に新しい固体種を析出する反応で半導体産
業の中で急速に実用化が進められ、特にアモルファスシ
リコン膜の生成等に有効に使用されている。すなわち、
例えば真空処理室内の圧力全０．１〜ＩＴｏｒｒ程度に
保持しながら、反応ガスを流入させるとともに、対向電
極間に高周波電界全印加してプラズマを発生させ、一方
の電極上に配置した基板に所望のアモルファスシリコン
膜を生成堆積させるものである。
応して基板上に新しい固体種を析出する反応で半導体産
業の中で急速に実用化が進められ、特にアモルファスシ
リコン膜の生成等に有効に使用されている。すなわち、
例えば真空処理室内の圧力全０．１〜ＩＴｏｒｒ程度に
保持しながら、反応ガスを流入させるとともに、対向電
極間に高周波電界全印加してプラズマを発生させ、一方
の電極上に配置した基板に所望のアモルファスシリコン
膜を生成堆積させるものである。
このように対向電極が平行平板方式で構成されるプラズ
マＣＶＤ装置において、前記生成膜は必ずしも所定の基
板上に限らず、他の部分、例えば、成膜基板を配置する
アノード電極やＲＦが印加されるカソード基板上に堆積
して処理槽内を汚染する。
マＣＶＤ装置において、前記生成膜は必ずしも所定の基
板上に限らず、他の部分、例えば、成膜基板を配置する
アノード電極やＲＦが印加されるカソード基板上に堆積
して処理槽内を汚染する。
ところが、この堆積した生成膜は膜質が粗く、例えばフ
レーク状となって容易に剥離し、処理槽内を汚染する。
レーク状となって容易に剥離し、処理槽内を汚染する。
したがって、この処理槽は頻繁に真空を破り、アノード
電極および内部を清掃する必要があるとともに、剥離し
た膜が基板に付着し、基板に生成すべき所望の膜に膜欠
陥不良を生じさせる原因となる欠点があった。
電極および内部を清掃する必要があるとともに、剥離し
た膜が基板に付着し、基板に生成すべき所望の膜に膜欠
陥不良を生じさせる原因となる欠点があった。
したがって本発明は、前述した欠点に鑑みてなされたも
のであり、その目的とするところは、基板以外に付着し
た生成物の剥離を容易にし、真空処理槽内を清浄に保っ
て欠陥の少ない膜を生成させることを可能にしたプラズ
マＣＶＤ装Ｕを提供することにある。
のであり、その目的とするところは、基板以外に付着し
た生成物の剥離を容易にし、真空処理槽内を清浄に保っ
て欠陥の少ない膜を生成させることを可能にしたプラズ
マＣＶＤ装Ｕを提供することにある。
このような目的を達成するために本発明は、対向電極間
に、対向する一対の平板とこの平板対向間を一定間隔に
保持させかつ電気的に絶縁する絶縁部材で支持固定して
構成される基板搬送トレイを挾持させて配置させたもの
である。以下図面を用いて本発明の実施例を詳細に説明
する。
に、対向する一対の平板とこの平板対向間を一定間隔に
保持させかつ電気的に絶縁する絶縁部材で支持固定して
構成される基板搬送トレイを挾持させて配置させたもの
である。以下図面を用いて本発明の実施例を詳細に説明
する。
第１図は本発明によるプラズマＣＶＤ装置の一例を示す
要部断面構成図である。同図において、１は基板上にア
モルファスシリコン膜を生成させる真空処理槽、２はこ
の真空処理槽１に連結されかつ内部を真空状態または大
気圧状態に切シ換えるコック２ａヲ備えたバルブ、３は
真空処理槽１に連結されかつ内部に主成分とするＳ ｉ
Ｈ４ガスにＢ １１１６ 、 ＰＨａガスを所定の割合
で混合させる調整弁３ａを備えた反応ガス注入用バルブ
、４ａｔ４ｂは真空処理槽１内に所定距離離間して対向
配置されたカソード電極、アノード電極であり、このカ
ソード電極４ａは外部の高周波電源５に接続され、アノ
ード電極４ｂはアース接地されている。６は対向配置さ
れたカソード電極４ａとアノード電極４ｂ間に配設され
たアモルファスシリコン膜形成用基板の搬送用中空トレ
イであシ、この中空状のトレイ６は第２図に拡大斜視図
で示すように、例えばステンレス板からなるカソード電
極側平板７とアノード電極側平板８と所定距離離間して
対向させ、この対向平板７と８との四隅に高周波絶縁性
の高い例えば石英またはセラミック材からなる絶縁棒９
ａｒ９ｂ＊９（！ｐ９ｄを貫通させて回定させ、対向平
板７，８を保持固定させるとともに、比較的大きな機椋
的強度を有して構成されている。そして、このトレイ６
はアノード側平板８対向面上に多数個の膜形成用基板１
０を整列配置させ、カソード電極側平板７はカソード電
極４ａに、アノード電極側平板８はアノード電極４ｂに
それぞれ電気的に接触させて挾持されている。１１は真
空処理槽１に連結して配置された予備真空槽、１２は真
空処理槽１と予備真空槽１１とを仕切りかつ前記トレイ
６の挿入出を兼ね備えたロードロック構造からなる真空
仕切り板、１３は矢印Ａ−ｉ方向に開閉自在に設けられ
かつ前記トレイ６の大気中との挿入出を行なう真空扉で
ある。
要部断面構成図である。同図において、１は基板上にア
モルファスシリコン膜を生成させる真空処理槽、２はこ
の真空処理槽１に連結されかつ内部を真空状態または大
気圧状態に切シ換えるコック２ａヲ備えたバルブ、３は
真空処理槽１に連結されかつ内部に主成分とするＳ ｉ
Ｈ４ガスにＢ １１１６ 、 ＰＨａガスを所定の割合
で混合させる調整弁３ａを備えた反応ガス注入用バルブ
、４ａｔ４ｂは真空処理槽１内に所定距離離間して対向
配置されたカソード電極、アノード電極であり、このカ
ソード電極４ａは外部の高周波電源５に接続され、アノ
ード電極４ｂはアース接地されている。６は対向配置さ
れたカソード電極４ａとアノード電極４ｂ間に配設され
たアモルファスシリコン膜形成用基板の搬送用中空トレ
イであシ、この中空状のトレイ６は第２図に拡大斜視図
で示すように、例えばステンレス板からなるカソード電
極側平板７とアノード電極側平板８と所定距離離間して
対向させ、この対向平板７と８との四隅に高周波絶縁性
の高い例えば石英またはセラミック材からなる絶縁棒９
ａｒ９ｂ＊９（！ｐ９ｄを貫通させて回定させ、対向平
板７，８を保持固定させるとともに、比較的大きな機椋
的強度を有して構成されている。そして、このトレイ６
はアノード側平板８対向面上に多数個の膜形成用基板１
０を整列配置させ、カソード電極側平板７はカソード電
極４ａに、アノード電極側平板８はアノード電極４ｂに
それぞれ電気的に接触させて挾持されている。１１は真
空処理槽１に連結して配置された予備真空槽、１２は真
空処理槽１と予備真空槽１１とを仕切りかつ前記トレイ
６の挿入出を兼ね備えたロードロック構造からなる真空
仕切り板、１３は矢印Ａ−ｉ方向に開閉自在に設けられ
かつ前記トレイ６の大気中との挿入出を行なう真空扉で
ある。
このように構成されたプラズマＣＶＤ装置において、ま
ず、予備真空槽１１の真空扉１３を矢印Ａ′方向に全開
し、予備真空槽１１内に第２図に示すようにアノード電
極側平板８上に多数の基板１０を整列配置した基板搬送
用トレイ６を挿入し、真空扉」３を矢印Ｘ方向に閉じる
。そして、真空仕切り板１２を開放し、バルブ２のコッ
ク２ａを開いて真空処理槽１および予備真空槽１１内部
を所定の真空度まで減圧した後、コック２ａを閉じ、前
記トレイ６を予備真空槽１１内から真空処理槽１内に搬
送させ、カソード電極４ａとアノード電極４ｂ間に、ア
ノード電極４ｂの表面を完全に葎うように挾持させると
ともに、真空仕切υ板１２を閉じる。次にカソード電極
４ａとアノード電極４ｂ間に所定の高周波電圧を印加さ
せ、カソード電極側平板７とアノード電極側平板８間に
高周波電界を形成させ、バルブ３の調整弁３ａを調整し
ながら、真空処理槽１内に所定の混合割合でＳｉＨ。
ず、予備真空槽１１の真空扉１３を矢印Ａ′方向に全開
し、予備真空槽１１内に第２図に示すようにアノード電
極側平板８上に多数の基板１０を整列配置した基板搬送
用トレイ６を挿入し、真空扉」３を矢印Ｘ方向に閉じる
。そして、真空仕切り板１２を開放し、バルブ２のコッ
ク２ａを開いて真空処理槽１および予備真空槽１１内部
を所定の真空度まで減圧した後、コック２ａを閉じ、前
記トレイ６を予備真空槽１１内から真空処理槽１内に搬
送させ、カソード電極４ａとアノード電極４ｂ間に、ア
ノード電極４ｂの表面を完全に葎うように挾持させると
ともに、真空仕切υ板１２を閉じる。次にカソード電極
４ａとアノード電極４ｂ間に所定の高周波電圧を印加さ
せ、カソード電極側平板７とアノード電極側平板８間に
高周波電界を形成させ、バルブ３の調整弁３ａを調整し
ながら、真空処理槽１内に所定の混合割合でＳｉＨ。
＋ｌ１ｌｓＨａ ｒ ＳＩＨ＊ ｒ ８ｉＨ◆十ＰＨｓ
の反応ガスを順次注入し、ＳＩＨ，ガスを前記高周波電
界で分解することによって、搬送トレイ６のアノード電
極側平板８上に配置された基板１０の上面に、アモルフ
ァスシリコン膜が生成堆積される。一方、基板１０の上
面への成膜に寄与しない残留堆積物は、アノード電極側
平板８上の基板１０の配置されない隙間部分やカソード
電極上に付着されることになる。
の反応ガスを順次注入し、ＳＩＨ，ガスを前記高周波電
界で分解することによって、搬送トレイ６のアノード電
極側平板８上に配置された基板１０の上面に、アモルフ
ァスシリコン膜が生成堆積される。一方、基板１０の上
面への成膜に寄与しない残留堆積物は、アノード電極側
平板８上の基板１０の配置されない隙間部分やカソード
電極上に付着されることになる。
このため、アノード電極４ｂやカソード電極４ａの表面
に堆積される生成膜は激減するので、アノード電極４ｂ
および真空処理槽１内の汚染が極めて少なくなる。した
がって、アノード電極４ｂおよび真空処理槽１内の清掃
必要頻度は著しく低下し、大幅な省力化が可能となる。
に堆積される生成膜は激減するので、アノード電極４ｂ
および真空処理槽１内の汚染が極めて少なくなる。した
がって、アノード電極４ｂおよび真空処理槽１内の清掃
必要頻度は著しく低下し、大幅な省力化が可能となる。
また、搬送トレイ６は成膜済基板と未成膜基板１０とを
交換する毎に清掃または交換することができるので、絶
えず堆積生成物の極小の状態で膜形成ができ、アノード
電極側平板８やカソード電極４ａからの剥離に起因して
基板１０上の膜に生ずる欠陥も激減し、成膜の高品質化
がはかれる。
交換する毎に清掃または交換することができるので、絶
えず堆積生成物の極小の状態で膜形成ができ、アノード
電極側平板８やカソード電極４ａからの剥離に起因して
基板１０上の膜に生ずる欠陥も激減し、成膜の高品質化
がはかれる。
なお、前記実施例においては、基板搬送トレイを構成す
るカソード電極側平板１およびアノード電極側平板８を
ステンレス板などの金属板を用いた場合について説明し
たが、本発明はこれに限定されるものではなく、カソー
ド電極４ａとアノード電極４ｂ間に高周波電界を形成す
れば良いので、絶縁性の平板であっても前述と全く同様
の効果が得られることは勿論である。
るカソード電極側平板１およびアノード電極側平板８を
ステンレス板などの金属板を用いた場合について説明し
たが、本発明はこれに限定されるものではなく、カソー
ド電極４ａとアノード電極４ｂ間に高周波電界を形成す
れば良いので、絶縁性の平板であっても前述と全く同様
の効果が得られることは勿論である。
以上説明したように本発明によれば、対向電極間に、対
向する一対の平板対向間を絶縁部材で支持固定して１４
成される基板搬送トレイを配置したことによって、平板
の成膜基板配置面のみに堆積物を付着残留させることが
できるので、アノード電極および真空処理槽内の汚染を
防止し、清掃に要する労力を節減することができるとと
もに、基板上に生成される膜の品質を向上させることが
できるなどの極めて優れた効果が得られる。
向する一対の平板対向間を絶縁部材で支持固定して１４
成される基板搬送トレイを配置したことによって、平板
の成膜基板配置面のみに堆積物を付着残留させることが
できるので、アノード電極および真空処理槽内の汚染を
防止し、清掃に要する労力を節減することができるとと
もに、基板上に生成される膜の品質を向上させることが
できるなどの極めて優れた効果が得られる。
第１図は本発明によるプラズマＣＶＤ 装置ｏ−例を示
す要部［ｉＪ〒面図、第２図は第１図に示す基板搬送ト
レイの−しｌｌを示す斜視図である。 １＠・・・真空処理槽、２・・・争バルブ、２ａ・・・
・コック、３ａ ・・・・調整弁、３・・・・バルブ、
４ａ ８・・・カソード電極、４ｂ・・・争アノード電
極、５・・・・高周波電源、６・・・一基板搬送トレイ
、７・拳・・カソード電極側平板、８・・・・アノード
電極側平板、９１ｈｔ９ｂ＊９ｃｐ９ｄ・・Φ・絶縁棒
、１０・・番・基板、１１・・・・予備真空槽、１２・
・・・真空仕切シ板、１３争・・・真空扉。
す要部［ｉＪ〒面図、第２図は第１図に示す基板搬送ト
レイの−しｌｌを示す斜視図である。 １＠・・・真空処理槽、２・・・争バルブ、２ａ・・・
・コック、３ａ ・・・・調整弁、３・・・・バルブ、
４ａ ８・・・カソード電極、４ｂ・・・争アノード電
極、５・・・・高周波電源、６・・・一基板搬送トレイ
、７・拳・・カソード電極側平板、８・・・・アノード
電極側平板、９１ｈｔ９ｂ＊９ｃｐ９ｄ・・Φ・絶縁棒
、１０・・番・基板、１１・・・・予備真空槽、１２・
・・・真空仕切シ板、１３争・・・真空扉。
Claims (1)
- 真空処理槽内に高周波電界を形成させる対向電極を配置
してなるプラズマＣＶＤ装置において、前記対向電極間
に、一対の対向平板間を電気的絶縁部材で支持固定して
構成させた基板搬送用トレイを配設することを特徴とし
たプラズマＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118594A JPS5910224A (ja) | 1982-07-09 | 1982-07-09 | プラズマｃｖｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118594A JPS5910224A (ja) | 1982-07-09 | 1982-07-09 | プラズマｃｖｄ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910224A true JPS5910224A (ja) | 1984-01-19 |
Family
ID=14740440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118594A Pending JPS5910224A (ja) | 1982-07-09 | 1982-07-09 | プラズマｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910224A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6382895B1 (en) | 1998-12-28 | 2002-05-07 | Anelva Corporation | Substrate processing apparatus |
-
1982
- 1982-07-09 JP JP57118594A patent/JPS5910224A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6382895B1 (en) | 1998-12-28 | 2002-05-07 | Anelva Corporation | Substrate processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5609737A (en) | Film manufacturing method using single reaction chamber for chemical-vapor deposition and sputtering | |
| JP4791637B2 (ja) | Ｃｖｄ装置とこれを用いた処理方法 | |
| EP0630990B1 (en) | Method of limiting sticking of body to a susceptor in a deposition treatment | |
| JP2737720B2 (ja) | 薄膜形成方法及び装置 | |
| JPH0950992A (ja) | 成膜装置 | |
| JPH07312348A (ja) | 処理方法及び処理装置 | |
| JP2000328248A (ja) | 薄膜形成装置のクリーニング方法及び薄膜形成装置 | |
| JPS5910224A (ja) | プラズマｃｖｄ装置 | |
| US6051120A (en) | Thin film forming apparatus | |
| JPH07273092A (ja) | プラズマ処理装置及びそのクリーニング方法 | |
| JPH11293468A (ja) | プラズマｃｖｄ装置およびそのクリーニング方法 | |
| JP4311223B2 (ja) | 薄膜製造装置、薄膜製造方法および薄膜製造装置のクリーニング方法 | |
| KR20160030364A (ko) | 플라즈마 처리 장치 및 클리닝 방법 | |
| JP2000223424A (ja) | 電子デバイス製造装置および電子デバイス製造方法 | |
| JP3581813B2 (ja) | 薄膜製造方法並びに薄膜太陽電池の製造方法 | |
| JP2001011641A (ja) | 成膜処理方法 | |
| JP2011077442A (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| JPH03214723A (ja) | プラズマｃｖｄ装置 | |
| JPH11297676A (ja) | 電子部品製造装置 | |
| JPH034530A (ja) | 半導体製造装置 | |
| JP2745549B2 (ja) | 半導体製造装置の洗浄方法 | |
| JPS63253617A (ja) | プラズマ処理装置 | |
| JPS60220927A (ja) | 半導体の製造装置 | |
| JPH08274083A (ja) | プラズマ処理装置 | |
| JPH06120153A (ja) | 成膜装置 |