JPS59100532A - 位置検知装置 - Google Patents

位置検知装置

Info

Publication number
JPS59100532A
JPS59100532A JP57210926A JP21092682A JPS59100532A JP S59100532 A JPS59100532 A JP S59100532A JP 57210926 A JP57210926 A JP 57210926A JP 21092682 A JP21092682 A JP 21092682A JP S59100532 A JPS59100532 A JP S59100532A
Authority
JP
Japan
Prior art keywords
data
alignment
memory
television
addition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57210926A
Other languages
English (en)
Inventor
Naoki Ayada
綾田 直樹
Yasumi Yamada
山田 保美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP57210926A priority Critical patent/JPS59100532A/ja
Publication of JPS59100532A publication Critical patent/JPS59100532A/ja
Priority to US07/042,534 priority patent/US4794648A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7069Alignment mark illumination, e.g. darkfield, dual focus
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023Aligning or positioning in direction perpendicular to substrate surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Position Or Direction (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、被検物体を所定位置に位置合わせするに先立
って被検物体のパターンの位置を検知するための装置に
関し、殊に半導体焼付工程でウェハーあるいはマスク(
又はレチクル)を位置合わせする場合、テレビカメラ等
の撮像手段で撮像して得た画像信号からパターン位置を
正確に検知するための装置に適する。
従来、半導体焼付は装置でマスクとウェー・−を自動的
に整合させる際にはウニ・・−の外形、例えば円板の一
部を切除した形状を利用して機械的に予備の位置合わせ
(これをブリ・アライメントト呼ぶ)を行い、しかる後
にマスクとウニノ・−にそれぞれ設けたアライメントマ
ークを光電的に検知し、検知した信号によりマスク又は
ウニ/・−を移動杏 (互に直交する方向及び回転方向)するのがi通である
そして光電的検知の方法としては、例えばレーザー光で
マスク及びウェハー上のアライメントマークを光走査し
、アライメントマークからの反射光をフォトセルで受光
する方法、あるいはテレビジョン(以下、テレビと称す
)カメラでアライメントマークを撮像し、そのビデオ信
号を電気的に処理してアライメントマークの相対位置を
知る方法等が知られている。
ところでブリ・アライメントの位置設定精度は、この方
法が機械的精度に依存するためせいぜい±100μm程
度であるから、光電検知を行う場合の検知視野を数1Q
QPm以上にして精度の悪さを補う必要がある。しかし
ながら、検知視野を広くすると、信号検知に要する時間
が長くなり(現実には複数回の走査を行うため)、ある
いは視野が広いと光学系の性能との関係で検知精度が制
約を受ける等の難点がある。また初期状態でウェハーと
マスクの位置ずれが大きければ、オートアライメントに
要する時間は著しく長くなる。
他方、半導体焼付装置、特にマスク上の回路パターンを
投影光学系によりウェハー上に投影する形式の装置では
投影光学系を通してアライメントマークを検知するTT
L方式と、撮影光学系の投影野(投影像の形成される領
域)の外側位置でウェハーの精密な位置合わせを行い、
その後、投影野内に高精度で移動させて予め正確に設定
したマスクとのアライメントを達成スるオフアクシス方
法が代表的である。しかしながら、前者は前述した広い
検知視野に伴う問題があり、後者は高精度の移動を実現
するために極めて高価な測長器と精密移送機構が必要と
なる。
」二に述べた、−次元の光走査を行いアライメントマー
クを検知する方法と面照明した物体をテレビカメラ等で
2次元光走査を行って検知する方法を比較すると、−次
元走査を行う方法は信号の電気的処理が簡単となる反面
、アライメントマークを捜し出すのに時間が掛る場合が
あり、他方、2次元的走査を行う方法ではアライメント
マークを捜し出す時間が燈いが、その画像データが二次
元情報であるため信号処理が複雑となる欠点がある。
不発明の目的は、所定パターンの位置を高精度で高速度
に検知することにあり、そのため二次元の画像データを
夫々−次元方向に分解し、各々の方向に独立に画像濃度
を積算することにより信号処理を簡略化し、更に信号処
理のための電気装置を安価にすることを可能にする。そ
して後述する実施例の通り、二次元の画像濃度データの
X方向の加算を行う第1の加算モードとY方向の加算を
行う第2の加算モードとを切替える切替え装置を設ける
ことで、例えばX方向の711] !信号処理が終了し
た後、Y方向の加算信号処理が行われる様にすれば、信
号処理のための電気回路を1組で済ますことが可能とな
る。
以下、図面に従って本発明の詳細な説明する。まず外観
を描いた第1図で全体の構成を概説する。
1は集積回路パターンを具えたマスクで、他のマスクセ
ソテングマークやファイン・アライメントマークを具え
るものとする。2はマスク・チャンつて、マスク1を保
持してマスク1を千面内並ひに回転方向に移動させる。
3は縮小投影レンズ、4は感光層を具えるウニ・・−で
、ファイン・アライメントマークとブリ・アライメント
マークを具えるものとする。5はウニノ・−・ステージ
である。ウニノ・−・ステージ5はウニ・・−4を保持
してそれを平面内並びに回転方向に移動させるものであ
り、寸だウニ・・−焼付位置(投影野内)とテレビ・プ
リアライメント位置間を移動する。6は、テレビ・プリ
アライメント用検知装置の対物レンズ、7は撮像管又は
固体撮像素子、8は映像観察用のテレビ受像器である。
9は双眼ユニットで、投影レンズ3を介してウニノ・−
4の表面を観察するために役立つ。10は、光源10a
を発したマスク照明光を収束させるだめの照明光学系並
びにファイン・アライメント用の検知装置を収容する上
部ユニットである。
ウェハー・ステージ5は、図示しないウニノ・一般送手
段により搬送されたウニノ・−を所定の位置で保持し、
まず、テレビ・プリアライメント用対物レンズ6の視野
内にウニノ・−上のアライメントマークが入る位置まで
移動するOこの時の位置精度は機械的なプリアライメン
ト精度によるものであり、対物レンズ6の視野はおよそ
直径1 mm〜2 mm程度である。この視野内のアラ
イメント・マークは撮像管7で検知され、テレビ・プリ
アライメント用の光学系内に設けられたテレビ・プリア
ライメント用基準マーク(後述)を基準として、そこか
らのアライメント・マークの座標位置が検出される。一
方、投影光学系のオートアライメント用検知位置と前述
のテレビ・プリアライメント用基準マークの位置はあら
かじめ設定されているのでこの2点の位置と、テレビ°
プリアライメントマークの座標位置力1らオートアライ
メント位置へのウニノ゛−°ステージ5の送り込み量が
決められる。
テレビ・プリアライメントの位置検出精度は±5μ以下
であり、テレビ・プリアライメント位置からファイン・
アライメント位置までのウニ・・−ステーンの移動で発
生する誤差を考慮に入れても、±10μ程度である。従
ってファインアライメントは約±10μの範囲で行えば
よく、これは従来のファインアライメントの視野範囲の
1/100以下の範囲であり、ファインアライメントが
従来より高速で行えることになる。
第2図はテレビ・プリアライメント用検知装置の実施例
を示しており、図中の縮小投影レンズ3.ウニ・・−4
,対物レンズ6、撮像管7は第1図と同一である。
他方、11は照明用光源で、例えば・・ロゲンランプを
使用する。12はコンデンサーレンズ。13Aと、13
Bは交換的に着脱される明視野絞りと暗視野絞りで、図
では明視野絞り13Aを光路中に装着している。コンデ
ンサーレンズ12は光源11ヲ明視野絞り上に結像する
。14は照明用リレーレンズ。15は接合プリズムで、
接合プリズム15は照明系の光軸と受光系の光軸を共軸
にする機能を持ち、内側反射面15aと半透過半射面1
5bを具える。ここで光源11、コンデンサーレンズ1
2、明又は暗視野絞913Aと13B、照明リレーレン
ズ14、接合プリズム15、対物レンズ6は照明系を構
成し、対物レンズ6を射出した光束はウェハー6上を落
射照明する。
次に16はリレーレンズ、17は光路を折曲げる鏡、1
8はテレビ・プリアライメント用基準マークを有するガ
ラス板で、基準マークはいわば座標の原点を与える機能
を持つ、従ってプリアライメントマークはX座標の値と
X座標の値として検出されることになる。19は撮像レ
ンズで、上に述べた接合レンズ15、リレーレンズ16
、鏡17、ガラス板18、撮像レンズ19そして撮像管
7と共に受光系を構成し、対物レンズ6を通る光路は接
合プリズムの内側反射115aで反射して半透過面15
bで反射し、再度内側反射ff115aで反射シてリレ
ーレンズ16へ向う。ウェハー4上のプリアライメント
マーク像は基準マークを有するガラス板18上に形成さ
れた後、基準マーク像と共に撮像管7の撮像面に結像す
る。
他方、第3図(3)に例示したテレビ・プリアライメン
トマークあるいは後述するファイン・アライメントマー
クはウェハーのスクライブライン内に設けるのが望丑し
いが、ウェハー上の特定のチンプパターンの位置に設け
ても良い。図示のマークはスクライブライン内に設けた
十字形状のマークで、十字パターンの方向が撮像管の走
査方向とほぼ平行及び垂直になる様に配列する。またも
し、十字パターンを例えば走査方向に45°の傾きを持
つ微小なバー状突起の集合で構成し、この突起に直角な
方向から照明光が当る様に暗視野照明すれば極めて明瞭
なパターン形状を撮像できる。
また基準マークは、例えばクロムマスクをエツチングし
て作られた十字線パターンでよい。
十字線の線巾位置は任意でよいが、テレビの視野の隅の
方に位置し、テレビの走査線方向と平行及び直交したも
のであることが望ましい。
この基準マークは前述した様にクロム薄膜から出来てお
り光を透過させないので明視野状態で観察することによ
り暗視野状態より、より高いS/N比で検出する事が出
来る。つまり、才ず明視野状態で、基準マーク位置を読
み取り、次に暗視野状態でプリアライメントマークを読
み取るものである。
第2図へ戻ってプリアライメントマークの検知作用を述
べるが、検知したビデオ信号の電気処理については後述
する。照明用光源11からの光束はコンデンサーレンズ
12で収斂されて明視野絞111113A又は暗視野絞
り13Bの開口を照明し、更に照明リレーレンズ14を
通過し、接合プリズムの半透過面15bを透過して反射
面]−5aで反射し、対物レンズ6゛を通ってウェハー
4を照明する。
ウェハー4の表面で反射した光束は対物レンズ6で結像
作用を受け、接合プリズム15へ入射して反射面15a
で反射し、次いで半透過面15b、反射面15aで反射
してこれを射出し、リレーレンズ16でリレーされて鏡
17で反射し、ガラス板18上に結像した後、撮像レン
ズ19により撮像管7上に結像する。その際、上記した
様に明視野絞り13Aを入れた状態でガラス板18上の
基準マークを撮像してその像で座標の原点番決め、続い
て暗視野状態に切換えてプリアライメントマーク像が明
瞭に見得る様にし、これを撮像してプリアライメントマ
ーク像の位置を検出する。
後述する電気的処理により検出された、プリアライメン
トマークの位置に応じてウェハー・ステージ5はウェハ
ー4が投影レンズ3の投影野牛の規程位置4′を占める
様に移動して停止する。
ナオ、ウェハー4を一旦標準位置にアライメントし、そ
の投影野牛へ移動させる様に変形しても良い。
次にマスク1をウェハー4に対してアライメントするわ
けであるが、第3図(B)はこのファイ/アライメント
に使用するアライメントマークの例を示している。ここ
でWl、W2.W3.W4はウニ・・−に書込まれた棒
状のエレメントで、走査線L Aに対して45°を成す
平行なニレメン トW+ 、 W2と逆傾斜の平行なエ
レメントW3. Xv4である。またMlとM2はマス
クに書込まれた棒状のエレメントで、走査線に対して4
5°を成し且つ逆傾斜である。
なお、走査線と平行なX方向、それと垂直なY方向そし
て回転方向の3自由度を押えるためにマスク及びウニノ
・−のアライメントマークは夫々2個1組として書込む
第4図はファインアライメントのだめのマーク検知装置
で、その構成はほぼ特開昭54−54056号等で知ら
れている。符番20はレーザー光源、21は集光レンズ
、22は回転多面鏡である。また23はそれぞれリレー
レンズ、24は顕微鏡対物レンズ、25は顕微鏡対物レ
ンズ24の一方の焦点面に配された絞りである。26は
それぞれビームスプリッタ−127は観察照明部で、観
察照明部27を発した光束はビームスプリッタ−26で
反射し、絞り25の位置に一旦集光した後顕微鏡対物レ
ンズ24を通してマスク1を垂直落射照明する。
一方、28は集光レンズ、29は、マスク1およびウニ
・・−4で正反射した光束を遮断するフィールター、3
0はフォトセルである。
以上の構成で、レーザー光源20からのレーザー光は集
光レンズ21で収束し、発散して回転多面鏡22の1鏡
面へ入射し、走査作用を受ける。
続いてレーザー光はリレーレンズ23、ビームスプリッ
タ−26、顕微鏡対物レンズ24を経て、マスク1上に
集光し、また投影レンズ3に関してマスク1と共役なウ
ニノ・−4上に集光して、その上を走査する。第3図B
の走査線LAの様にレーザー光でアライメントマークを
走査すると、アライメントマークの端縁で散乱された光
は顕微鏡対物レンズ24、リレーレンズ23.2番目の
ビームスプリンター26を経て、集光レンズ28へ入射
し、フィルター29で正反射成金が遮断された後フォト
セル30へ入射し、パルス列として出力される。第3図
Bにおいて、マスク1とウェハー4のX方向のずれはW
+とMlの間隔とW3とM2の間隔の等量の偏差、Y方
向のずれはWlとM+の間隔とM2とW4の間隔の等量
の偏差として現われるから、各間隔に対応するパルス間
隔からX方向及びY方向の値が算出される。
そして第4図ではマスク1とウェハー4の片側のアライ
メントマークを検知しているが、実際には両側を同時に
測定する構成になっているので、両方のX方向、Y方向
の値からマスク1とウェハー4のX方向、Y方向、回転
方向の誤差を算出できる。
従って、本装置ではマスク1を保持するマスク・ホルダ
ー2を算出された値だけX方向、Y方向、回転方向に移
動させて、マスク1とウェハー4を精密にアライメント
し得る。このアライメントが終了すれば光源10aから
の照明光でマスク1を照明し、投影レンズ3で縮小投影
された回路パターン像でウェハー4を露光する。
なお、如上のファインアライメント検知装置の視野を縮
小した場合にはマスク1も所定精度でセツティングして
おくことになるが、これはファインアライメント検知装
置を使用してアライメントマークの外側に配したセツテ
ィングマーク1aを検知する従来のプリアライメント方
法実施例 第5図はテレビ・プリアライメント及びファインアライ
メントの電気処理系の概略を示す。
Aはテレビカメラヘッド部で、撮像管あるいはCCD等
の固体撮像素子、Bはテレビカメラ部を制御するテレビ
カメラコントロール部、Cはテレビ・プリアライメント
検知回路である。またDはフォト・トランジスタ及びア
ンプ等から成る光センサ一部、Eはファインアライメン
ト検知回路、Fはマイクロコンピュータやメモリー等か
ら成る制御回路である。
テレビ・プリアライメント検知回路Cはテレビカメラヘ
ッドAを駆動するテレビ同期信号を発生し、テレビカメ
ラコントロール部Bに伝達する。一方、テレビカメラヘ
ッド部Aで走査された画像信号はテレビカメラコントロ
ール部Bを介して、ビテオ信−号として、テレビ・プリ
アライメント検知回路Cへ送られる。テレビ・プリアラ
イメント検知回路Cでは、これらのビデオ信号をデジタ
ル処理し、それらのデータから制御回111rF中のマ
イクロコンピュータが例えば第3図Aに示したテレビ・
プリアライメントマークの位置を検知し、この位置情報
をもとに・ウェハーステージを焼付は光学系のオートア
ライメントの位置まで移動する。
オートアライメント((おいては、例えば第3図Hのパ
ターンによる反射光をフォトセンサDが検知し、その信
号はオートアライメント検知回路Eにてデジタル化され
パターン間隔が計測される。この計測されたパターン間
隔データは再び制御回路F中のマイクロコンピュータに
よって処理されウェハーとマスクのアライメントが行わ
れる。
第6図は、テレビ・プリアライメント検知回路の一実施
例を示すブロック図である。
第3図Aに示したテレビ・プリアライメントマークを検
知する方法は色々あるが、第6図に示した実施例はテレ
ビの画像を画素に分解し、この画素の濃度をX方向(水
平方向)及びY方向(垂直方向)に夫々、加算するもの
である。
加算することによる利点は、■加算によりランダム・ノ
イズが平均化されS/N比がよくなる。■X方向とY方
向の位置検知が独立に行うことができ検知が簡単になる
。0画像データを格納するメモリの容量が少なくなる等
があげられる。
第6図のブロック図において破線で囲まれたブロックX
は、X方向の画素の濃度を加算するブロック、ブロック
YはY方向の画素の濃度を加算するブロックである。
第6図において、31はビデオ・アンプ、32はアナロ
グデジタル変換器、33はランチであり、テレビカメラ
コントロール部(第5図B)から送られるビデオ信号は
ビデオアンプ31で増巾され、アナログデジタル変換器
32でデジタル化された後ラッチ33に格納される。ラ
ッテ33の出力データはX方向の加算ブロックXとY方
向の加算ブロックYへ出力される。ブロックYにおいて
34はY方向にデータを加算する加算器、35は加算器
34の出力データをラッチする加算出力ラッチ、36は
加算出力ラッテ35のデータを格納するY方向積算メモ
リ、37はメモリ36の出力データをランチする加算入
力ランチである。
ブロックXにおいて、38はX方向にデータを加算する
加算器、39は加算器38の出力をラッチするラッチ、
40はラッチ39の出力データを格納するX方向積算メ
モリである。
これらの回路におけるデジタル・データのヒント数に特
に限定はないが、例えばアナログ・テジタル変換器32
が8ビツト、加算器34.38及びメモ’J36./1
0が16ビツト構成である。
一方、41はテレビ・プリアライメント検知回路のタイ
ミングやシーケンスを制御し、寸だメモリ3Gのリード
・ライト及びチップセレクトをコントロールするシーケ
ンス及びメモリコントロール回路、42はブロックX中
のメモリ40を制御するメモリコントロール回路である
。43はシーケンス及びメモリコントロール回路41を
マイクロプロセッサ(不図示)が制御するためのコント
ロールレジスタで、レジスタの入力はマイクロプロセッ
サのデータバス44に接続されている。
また、マイクロプロセッサは、このデータバス44を介
して、メモリ36 、37にアクセスする事が可能であ
る。45 、46 、47 、48はそのだめのバッフ
ァであり、バッファ45.47はマイクロプロセッサが
メモリにデータをライトする時、又バッファ46.48
はデータをリードする時動作する。49はクロック回路
、50 、51はX方向積算メモリ36のライト・アド
レス及びリード・アドレスを発生する、メモリ・ライト
・アドレス回路及びメモリ・リード・アドレス回路であ
る。52はメモリのリード・アドレスとライト・アドレ
ス、を切換えるアドレスセレクタ、53はマイクロプロ
セッサがメモリ36をアクセスする時のアドレスバッフ
ァであり、マイクロプロセッサがアクセスする時以外は
、アドレスセレクタ52の出力が選択されており、バッ
ファ53の出力は禁止されている。54はX方向積算メ
モリ40のアドレスを発生するメモリ・アドレス回路、
55はメモリアドレス回路54のアドレスとマイクロ・
コンピュータがメモリ40をアクセスする時発生するア
ドレスの切換をするアドレスセレクタである。
56はクロック回路49のクロックを基準にTVの水平
同期信号、垂直同期信号、ブランキング信号等を発生す
るTV同期信号発生回路である。
57.58はマイクロコンピュータのデータバス44に
接続された夫々、X位置表示レジスタ、X位置表示レジ
スタ、59はマーカー表示回路であり、テレビ・プリア
ライメントにおいて検出したアライメントマークの位置
をマイクロプロセッサがX位置表示レジスタ57及びX
位置表示レジスタ58に出力することにより、マーカ表
示回路59によりミックス信号として、TVカメラコン
トロール部のビデオ入力端子へ送られる。
続いて第6図のテレビ・プリアライメント検知回路の機
能及び動作について説明する。
テレビ・プリアライメント検知回路の機能は、■X方向
のデータの積算、■Y方向のデータの積算、■プリアラ
イメントマーク検知位置のTVモニタ上への表示である
このうち、X方向のデータの積算及びY方向のデータの
積算は、テレビ・プリアライメント検知回路のハードウ
ェアが加算を実行し、その加算データをメモリに格納す
る。データの加算はテレビ信号の1フレ一ム単位で行わ
れ、後述する様に必要に応じて、1フレームの加算で終
了してもよいし、或は複数のフレームの加算を行っても
よい。いずれの場合でも、加算中は、メモリ36.40
のデータ・バス及びアドレス・バスハ、マイクロプロセ
ッサのデータ・バス44及びアドレス・バスから電気的
に切り離されており、メモリ36のアドレスはアドレス
セレクタ52、メ香り40のアドレスはアドレス回路5
4のアドレスに接続され、シーケンス及びメモリコント
ロール回路41、及びメモリコントロール回路42がら
・・−ド的に発生ずるり一ドライト信号及びチップセレ
クト信号の制御のもとに加算が実行される。
所定のフレーム数の加算が終了すると、シーケンス及び
メモリコントロール回路41からインタラブド信号線I
NT上に加算終了信号が発生する。この加算終了信号の
発生後、マイクロプロセッサは、メモリ36及びメモリ
40にアクセスを行い、加算データからテレビ・プリア
ライメントマーク位置を検知する。マイクロプロセッサ
がメモリ36.40をアクセスする時は、当然ながらメ
モリのアドレス、リードライト信号、チップセレクト信
号等はマイクロコンピュータの制御信号によって行われ
る。またメモリ36のデータはバッファ46、メモリ4
0のデータはバッファ48を経由してデータバス44に
送られ、マイクロプロセッサに読み取られる。
ところで、第6図中プロツクXにおけるX方向の加算、
ブロックYにおけるY方向の加算を説明するAiTに第
7図を参照して画素の分割方法について述べる。第7図
はテレビ画面をX方向にN分割、Y方向にM分割した画
素を表わしている。画素Pβiは、行β番目、列1番目
の画素を示す。Y方向の分割数Mは通常、水平走査ライ
ン数と一致しており、従って画素に分割するためには、
−水平同期信号区間内に、アナログ−デジタル変換器(
第6図32)にてN回すンプリングを行えばよい。
従ってX方向の加算は Sx+ = DATA(P++)−1−DATA(P+
z)+・・・・+DATA(PIN)、5X2=DAT
A(P21)+DATA(P22) + −−+ DA
TA(P2N)、S xh+ = DATA(PMI)
 + DATA(Pお、2)+・・・・+DATA(P
M N )、Y方向の加算は Sy+ =DATA(Po ) +DATA(P21)
+・・・・+DATA(PMI )、S Y2 = D
ATA(P 12) + DATA(P22)+・・・
・+DATA(P M2)、S Y N = DATA
(P IN ) + DATA(P2N )七・・・・
・+DATA(PMN)、であられされる。
加算が終了した時点で、X方向積算メモ’J40内には
Sx+ + SX2・・・・SXMのデータが、Y方向
積算メモリ36内にはSy+ 、Sx2・・・・SYN
のデータが格納される。テレビの走査は、インターレー
ス方式ではなく、線順次方式であるとすると、アナログ
・デジタル変換器32力・ら出力されるデータの順序は
DATA(Po) 、 DATA(PI2)、・・・・
・・DATA(P IN )、DATA (P21 )
、・・・・・・DATA(PM、N )である。
従ってX方向の加算は一走査ライン加算し続け、その結
果をメモリに格納すればよいのに対して、Y方向の加算
は、−画素毎にメモリからデータを読み出し、加算し、
その結果を今、読み出したアドレスに格納しなければな
らない。
水平方向の分割画素数Nは要求されるアライメント精度
によって決定されるが、通常は500画素程度であり、
従って一画素のサンプリングレートは100ナノ秒以下
になる。そこでY方向の加算においては100ナノ秒以
内に、アナログデジタル変換、メモリのり一ビ/ライト
、加算の動作を行わなければならない。これは、ハード
ウェアに莫大な負担がかかり、簡単には実現できない。
この問題を解決するために、第6図の加算回路はY方向
の加算において、アナログ・デジタル変換器32の出力
と加算器34の入力の間、加算器34の出力とメモリ3
6の入力の間及びメモリ36の出力と加算器340入力
に、夫々ラッチ33.3537を設け、高速の演算を比
較的簡単に実現している。この回路では、アナログ・デ
ジタル変換、メモリのリード/ライト加算の動作の各々
を100ナノ秒以下で行えばよいので、見かけ上、動作
スピードが従来の例に比べて3倍遅くてよく、ハードウ
ェアの設計が非常に楽になる。
続いて加算回路の時系列的な動作を、第1表と第2表を
用いて詳しく説明する。
これら2表は横方向の動作サイクルを取り、各デバイス
のデータの流れを示した図で、第1表はY方向の加算(
第6図ブロックY)、第2表はX方向の加算(第6図ブ
ロックX)の動作を示したものである。
まず、第1表について説明すると加算の動作は基本的に
は3つのサイクルから成り立っており、Tl、T2.T
3は例えば前述した様に各々100ナノ秒間である。ま
た動作の都合上釜々のサイクルTI、T2.T3は夫々
50ナノ秒に2分割されており、それらは’II+ t
l□+j21+t22 + t31 + t32  で
表わされる。
今、β走査ライン目(0≦4≦M)の1番目(O≦1≦
N)の画素Pzi、(第7図参照)の濃度のデータをD
ATA(P、g、i)とする。クロックサイクルT1に
おいてアナログ・デジタル変換器32でデジタル化され
たデータDATA(Pz、i)は、次のクロックサイク
ルT2において、ラッチ33に格納され(第8図■)、
加算の一方の入力データとなる。
一力、サイクルt12  において、1番目のメモリの
内容s、、−1,jがリードされ、サイクル動作釦、デ
ータSA l! 1 (第8図■)が加算入力ラッチ3
7に格納される。このデータs、、−1+!は行1番目
のデータを1列からCl−1)列まで力り算したデータ
で次式の様に書ける。
SA−、+ 、 i =DATA(P+、 i) 十D
ATA(P2. i)十・・・・・・十DATA(PA
−1・l) 即ち、データs、、−1+jは、−走査ライン前までの
1番目の列のデータの加算値で、これが加算器34の他
力の入力データとなる。加算器34は、サイクルT2に
おいて、これらの2つの入力データDATA(PA 、
 i )と81−+、iの加算を行う(第8図■)。加
算結果のデータは、サイクル121 の終了時には、確
定したデータとして加算器34から出力され、サイクル
t2□において、力目算出力ラッチ35にラッチされる
(第8図■)。
このデータは、SA、1で表わすことができ、SA、 
i =DATA’(P)、 i) +8.13−I、i
  である。
次にサイクルT3の前半、t3.においてデータSA、
lを1番目のメモリに再び格納する(第8図@)。この
格納されたデータSA、 iは次の走査ラインβ+1の
1番目の画素まで保持され、再び画素Pノ刊、!のデー
タと加算される。この様にしてMラインの走査が終了す
るとi番目のメモリには Syt =DATA(P+、 i) +DATA(P2
. i)十・・曲十Py+ (PM、 i ) の加算データが得られる。
この様に、アナログ・デジタル変換、加算、メモリのり
一ド/ライトの各動作は1サイクル100ナノ秒で行わ
れ、アナログ・デジタル変換、加算、メモリのり−ド/
ライトの1処理は3サイクル、300ナノ秒要するが、
各動作が並列動作であるため、十分長いサイクル動作の
場合は、1処理が1サイクル、100ナノ秒で行われる
のと等しくなる。
同、第8図(a)に関してっけ加えると、メモリに対す
る動作に注目すると、(0番目のメモリ・リート→(i
−1)番目のメモリ・ライト→(i+1)番目のメモリ
・ジ−191番目のメモリ・ライト・・・と言う動作に
なる。従って、第6図に示した様にメモリ・ライトアド
レス回路50とメモリ・ライトアドレス回路51の2つ
のアドレス発生回路を設け、リード・ライト信号に従っ
てアドレス・セレクタ52を切換え、アドレスを発生さ
せるものである。
次に第2表を用いてY方向の加算を説明すると、サイク
ルTIで、アナログ・デジタル変換器32で変換された
画素P!+ 1のデータDATA(PA’、υは、サイ
クルT2でラッチ33に格納される(これは第8図(a
)と同じ動作であり、■で示す)。
一方、ラッチ39には、l走査ラインの1番目からi 
−1番目までの画素の加算データ;SA、 i−+ =
DATA(P、g、 +) +DATA(P)、2)十
・・・・・・−1−DATA(PA 、 i −1)が
格納されており、サイクルT2でこのデータSノ、i−
1とデータDATA(P)、i)が加算器38で加算さ
れる(第8図゛■)。この加算結果はSA、 iであり
、次のクロックサイクルT3でラッチ39にラッチされ
る(第8図[F])と同時に、クロックサイクルT3に
おける加算の一力の入力となる。
この様にX方向の加算においては、入力データは一走査
ライン内で、次々と加算され、走査ライン終了時に Sx、、、=DATA(P、6. I)+DATA(P
C2)+・曲+ DATA(P A 、 N ) の加算データを得る。従って一走査ラインが終了し、次
のライン走査が開始さnる水平走査帰線時間内に、この
データSX、ノをY方向の積算メモリ40内の1番目の
メモリに格納すればよ!″0 この様にフレームの開始から終了まで以上述べた動作を
くり返すことによりX方向、Y方向のデータの積算が得
られたことになる。
第8図は、本発明の他の実施例で、第6図におけるX方
向の加算(ブロックX ) 、  YJ向6D加算(ブ
ロックY)を一つのハードウェアのブロックで行うもの
である。
図において、31〜37及び45.46は第6図と全く
同じであシ、加算出力ラッチ35の出力及び加算入力ラ
ッチ37の出力を選択し、加算器34の一方の入力に伝
えるデータ・セレクタ60が設けられる。このデータ・
セレクタは第6図41のシーケンス及びメモリコントロ
−ル回路の制御下にいずれかの入力が選択さり。
る。即ち、X方向の7Jl算時には、加算出力ラッチ3
5の出力が、Y方向の加算時には、加算入力ラッチ37
の出力が夫々選択される。第8図には第6図中に示され
る他の回路、たとえば、クロック回路49、TV同期信
号発生回路56等は省略されているが第6図のブロック
X及びその周辺の回路、例えば38. 39.40.4
247.48,54.55は本実施例では不用である。
第9図の動作の機能は第6図の動作機能と、はぼ同様で
あるが、動作のフローは異っており、X方向、Y方向の
積算が同時ではなく、直列的。
時系列的に行われる。まず、第1に加算出力ラッチ35
の出力がデータセレクタ6oに選択され、X方向の積算
が実行され、次に加算入力ラッチ37の出力が選択され
Y方向の積算が実行される(なお、順序は逆でもよい)
。この時もしメモリがX方向及びY方向に対して兼用で
あれば一旦X力向の位置をマイクロコンピュータが計測
した後、Y方向の積算を開始するか、又はメモリ36の
内容を他のメモリにデータバスを介して転送しデータを
退避した後、X方向の積算を開始すればよい。
第8図の回路を用いると測定に要する時間は第6図の回
路よりも、長くなるが、ノ・−ドウエアが簡単になり、
制御が軽減される効果がある。
ところで、前に述へた様に、本実施例においては積算は
フレーム単位で行われ、複数のフレーム数の積算を行っ
てもより、シかも、積算フレーム数を任意に選択できる
手段を有している。
第9図はフレームの積算回数を選択的に行うだめの回路
の一実施例を示すブロック図である。
この第10図のフレーム積算回数選択回路は、第6図4
1で表わされるシーケンス及びメモリ・コントロール回
路内に設けられている。
第9図中、71は積算回数、積算スタート。
積算ストップ等を制御する積算コントロール回路、72
はテレビの垂直同期信号をカウントするテレビ・フレー
ムカウンタ回路、73はフレーム回数指示レジスタ、7
4はテレビ・フレームカウンタ回路72とフレーム回数
指示し・ジスタフ3の出力を比較するデジクル・コンi
くレータ回路である0 第9図の動作を説明すると、図示されてないマイクロ・
プロセッサ等から積算開始信号力;積算コントロール回
路71に与えられると、積算コントロール回路71はT
V同期信号発生回路(第6図56)から付与されるテレ
ビ垂直同期信号と同期をとり、テレビフレームカウンタ
回路72ヘカウントスタート信号を与える。テレビフレ
ームカウンタ回路72はこのカウントスタート信号によ
り垂直同期信号の数をカウントし、フレーム数を計数す
る〇 一方、積算フレーム回数ハマイクロブロセツザによって
直接或はオペレータがキーボード等の指示によってマイ
クロプロセッサを介して、積算コントロール回路71を
経由してフレーム回数指示レジスタ73に与えられる。
デジタルコンパレータ74はこの指示された積算回数だ
けテレビフレームカウンタ回路72が計数したら終了信
号を積算コントロール回路71へ付与し、積算は終了す
る。
積算回数を選択的に行える利点は ■ 画面の濃度やSN比に応じて、積算回数を可変にで
きるため、アライメントマークの検出確度が高くなる。
■ テレビ・プリアライメントの要求精度、及び要求ス
ピードに応じた積算回数を選ぶことにより、要求精度の
位置検出を高スピードで実行できる。
等にある。
尚、積算回数を増やすことにより、加算結果にキャリイ
が発生する場合が考えられるので、入力のビデオ信号は
ビデオアンプ31でゲインがコントロールできる様にな
って、いると共にカロ算器34.38にはキャリイ発生
を検知しシーケンス及びメモリ・コントロール回路41
にキャリイ発生を知らせる手段が設けられる(不図示)
ところで、積算データからアライメントマークの位置を
検出する方法は、本発明においては特に限定されないが
、例えばパターンのピークを検知する方法、或はパター
ンの立上り、立下りのエツジを検出する方法等があり、
これらは前述した様に、積算終了後マイクロ・コンピュ
ータによってソフトウェア的に検知が行われる。
この時アライメントマークの位置の座標は第2図18で
示したガラス板上のテレビプリアライメント基準マーク
から計測される。
既に述べた通りこの実施例では、捷ず明視野状態で基準
マーク位置を読み取り、次に暗視野状態でアライメント
マークを読み取るものである。明視野状態での基準マー
クの読み取りは暗視野状態でのアライメントマークの読
み取りと全く同じ動作であり、異る点は積算データの値
(ビデオ信号の明るい場合、データは大きな値をとると
すると)の中で、アライメントマークはバック・グラン
ドより大きな値を示し、基準マークはバック・グランド
より小さな値を示す点である。しかし、この値はソフト
ウェア或はハードウェアで、例えば基準マークをハック
・グランドより大きな値にすることは簡単にできるので
本質的ではない。
上に述べた様に、マークによって観察視野を切換える利
点は、基準マークとアライメントマークを夫々バック・
グランドの影響の少ない視野状態で観察し、高S/N比
のビデオ信号を得る点にある。
第2図中、13A及び13Bで示した絞りは、夫々、明
視野粗絞シ及び暗視野粗絞シで図示しない切換手段、例
えばプランジャー等により、電気的に切換可能なもので
ある。この基準マークの位置から計測されたアライメン
トマークの位置はテレビ・プリアライメント検知回路の
機能の第3番目で述べた様にモニタテレビ9(第1図)
の画面上に表示される。
この動作を第6図にて詳しく説明すると、マイクロコン
ピュータ(不図示)によシ検知位置の座標がデータ・バ
スを介してX位置表示レジスタ57、Y位置表示レジス
タ58に与えられる。このレジスタ57.58の出力は
マーカ表示回路59に位置データを与える。マーカ表示
回路59はこの位置表示レジスタとテレビ走査位置の比
較を行い一致した場合ミックス信号としてTVカメラコ
ントロール部(第5図22)へ送られる。テレビ走査位
置は、第7図で示される画素番号で表わすことができ、
X方向には1番からN番、Y方向は1番からM番目の数
であり、これらの位置のカウントはメモリ36゜40ア
ドレスとして発生している。従って、X方向はY方向の
積算メモリ36のアドレスとX位置表示レジスタ57の
比較、Y方向はX方向の積算メモリ40のアドレスとY
位置表示レジスタ58の比較を行い、一致した時にミッ
クス信号をだせばよい。
このミックス信号は、TV左カメラコントロール22で
、テレビヘッド21かう得うれたビデオ信号とミックス
されたモニタテレビ9上に表示される。
表示するマークは特に限定はなく、十字線でも或は微少
の正方形のパターンでもよく、更に、オペレータに注意
をひくためこのマークが点滅してもよい。
検知位置をテレビカメラが撮像している視野画面上に表
示する効果は、オペレータがテレビプリアシイメントの
可否をモニタテレビ上で確認できる点にある。
ところで、今まで述べた様にブリ・アライメント・マー
クのX座標、Y座標は高精度で検出できるが、マークの
XY平面での傾き、即ちθ位置が必要な場合もある。
この場合、■1つのマークでθ位置を検出する方法及び
■視野内の2つのマークからθ位置を検出する方法が考
えられるが、1つのマークによる検出はマークの積算デ
ータのピーク値、ピーク巾や傾きから算出されるが、被
検知物の反射率や散乱状態に微妙な影響を受けると共に
、θ位置を算出する方法が非常に難L < 、精度のよ
い検知ができない。また視野内の2つのマーりによる検
出も、視野内に常[2つのマークを捕捉しなければなら
ないので視野を広くする必要があり、θ位置をはじめ、
X位置7 X位置の検出精度が低下する問題がある。
本発明は以上の問題を解決し、高精度のθ位置を検知す
ることも可能である。
本実施例においては、被検知物上に所定の間隔(例えば
X方向に所定量離れているものとする)離れた2つのマ
ーク位置を設け、まず第1の計測において、前述のマー
クの一方(第1のマーク)をテレビ視野内に納め、これ
まで述べてきた方法で第1のマークのX位置及びX位置
を検知する。次にウェハーステージ(第1図5)を、所
定量XTだけX方向に移動し、他力のマーク(第2のマ
ーク)をテレビ視野内にとらえ、同様に第2のマークの
X位置及びX位置を検知する。
このとき、第1のマーク位置をX、、Y、第2のマーク
位置をX2.Y2.ステージの移動量をXTとすると、
傾きθは で与えられる。
ここで移動量XTを十分大きくとると、θは高精度で求
めることができる。
即ち、上に述べた方法は、ステージの移動という簡便な
方法で高精度に頑きθを検知できるものである。
ところで、要求される位置検出精度によっては傾きθの
検出が不用な場合がある。この様な場合には前述した第
1のマークの検出のみを行い、マーク位置X、Yを検出
しTTLオートアライメ/トマーク検出の動作に移行す
る。
第1及び第2のマークから傾きθの検知を行うか或は第
1のマークの検知のみ行うかの選択は検知精度等からマ
イクロ・コンピュータが判断してもよいし、また、オペ
レータがキー等により指示を与えてもよい。つまり、や
や時間を要するが高精度の位置検出のできる2点測定を
行うか、精度は若干劣るが演出のスピードアップが計れ
る1点検出を行うかの選択を設けることにより、効率の
よい位置検知装置を提供することができる。
【図面の簡単な説明】
第1図は本発明に係る焼付装置の外観を示す斜視図。第
2図はテレビ・プリアライメント検知系の光学斜視図。 第3図Aはテレビ・プリアライメントマークの平面図で
、Bはファイン・アライメントマークの平面図。第4図
はファインアライメント検知系の光学断面図。第5図は
信号処理系の概略を示す電気ブロック図。第6図はテレ
ビ・ノリアライメント検知回路例を示す電気ブロック図
。第7図はテレビ画面の画素分割法を説明するだめの説
明図。第8図はテレビ・プリアライメント検知回路の別
の例を示す電気ブロック図。第9図はテレビフレーム積
算回数選択回路の電気ブロック図。 図中、1はマスク、2はマスク・チャック、3は縮小投
影レンズ、4はウェハー、5はウェハー・ステージ、6
は対物レンズ、7は撮像管、11は照明光源、13Aは
明視野絞り、13Bは暗視野絞り、PMはテレビ・プリ
アライメントマーク、W1〜W4とM 1・M2はファ
イン・アライメントマーク、20はレーザー光源、22
は回転多面鏡、24は顕微鏡対物レンズ、30はフォト
・セル、Aはテレビカメラヘット部、Bはテレビカメラ
コントロール部、Cはテレビ・プリアライメント検知回
路、Dは光センサ部、Eはファイン・アライメント検知
回路、Fは制御回路、31はビデオアンプ、32はアナ
ログ・デジタルコンバータ、33はラッチ、34・38
は加算器、35・39は加算出力ランチ、36・40は
メモリ、37は加算入力ラッチ、41はシーケンス色メ
モリ・コントロール回路、42はメモリコントロール回
路、43はコントロールレジスタ、441”t: y 
 l ハス、45〜48はバッファ、49はクロック回
路、50はメモリ・ライトアドレス回路、51はメモリ
・リードアドレス回路、52はアドレスセレクタ、53
はバッファ、54はメモリ・アドレス回路、55はアド
レスセレクタ、56はテレビ同期信号発生回路、57は
X位置表示レジスタ、58はY位置表示レジスタ、59
はマーカ表示回路である。

Claims (1)

    【特許請求の範囲】
  1. 被検物体に書き込んだパターンの位置を検知するために
    被検物体を撮像する撮像手段を具えた装置に於いて、撮
    像手段の出力信号から得た二次元の画像濃度データのX
    方向の加算を行う第1の加算モードとY方向の加算を行
    う第2の加算モードを実行する手段と、第1のヵロ算モ
    ードと第2の加算モードを切換える切替え手段を具備す
    る位置検知装置。
JP57210926A 1982-10-25 1982-11-30 位置検知装置 Pending JPS59100532A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57210926A JPS59100532A (ja) 1982-11-30 1982-11-30 位置検知装置
US07/042,534 US4794648A (en) 1982-10-25 1987-04-27 Mask aligner with a wafer position detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57210926A JPS59100532A (ja) 1982-11-30 1982-11-30 位置検知装置

Publications (1)

Publication Number Publication Date
JPS59100532A true JPS59100532A (ja) 1984-06-09

Family

ID=16597359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57210926A Pending JPS59100532A (ja) 1982-10-25 1982-11-30 位置検知装置

Country Status (1)

Country Link
JP (1) JPS59100532A (ja)

Similar Documents

Publication Publication Date Title
US4794648A (en) Mask aligner with a wafer position detecting device
JPS5999304A (ja) 顕微鏡系のレーザ光による比較測長装置
JPH11148807A (ja) バンプ高さ測定方法及びバンプ高さ測定装置
US4643579A (en) Aligning method
JP2007010393A (ja) ねじ形状測定装置
JPH01245104A (ja) 顕微鏡的構造を測定する装置を有する顕微鏡
JPS5976425A (ja) 半導体用焼付装置
JPS59100532A (ja) 位置検知装置
JPS59100528A (ja) 位置検知方法
JPS59100527A (ja) 半導体製造装置
JPS59100534A (ja) 位置検知方法
JPS59100531A (ja) 位置検知装置
JPS59100529A (ja) 位置検知装置
JPS59100530A (ja) 位置検知装置
JPH10153413A (ja) Icリードの外観寸法検査装置
JPS59100533A (ja) 位置検知装置
JP4217493B2 (ja) 画素シフトデジタルカメラの調整方法、画素シフトデジタルカメラシステム及び顕微鏡画素シフトデジタルカメラシステム
JPS6062118A (ja) 位置検出装置
JPS60195933A (ja) 位置検出装置
JPS59158522A (ja) 半導体焼付装置用位置検知機構
JP2795790B2 (ja) 3次元計測装置のセンサ座標補正方法
JPS60195932A (ja) 位置検出装置
JPH11218407A (ja) 読取り対象物の位置認識方法及びその位置認識装置
JPS5989417A (ja) マスク設定方法
JPS6221219A (ja) 位置検出装置