JPS60195932A - 位置検出装置 - Google Patents

位置検出装置

Info

Publication number
JPS60195932A
JPS60195932A JP59051145A JP5114584A JPS60195932A JP S60195932 A JPS60195932 A JP S60195932A JP 59051145 A JP59051145 A JP 59051145A JP 5114584 A JP5114584 A JP 5114584A JP S60195932 A JPS60195932 A JP S60195932A
Authority
JP
Japan
Prior art keywords
mark
alignment
position detection
wafer
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59051145A
Other languages
English (en)
Inventor
Fumiyoshi Hamazaki
浜崎 文栄
Naoki Ayada
綾田 直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59051145A priority Critical patent/JPS60195932A/ja
Publication of JPS60195932A publication Critical patent/JPS60195932A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (8明の分野) 本発明は、被検物体上の位置検出用マークを検出するた
めの装置に関し、特に半導体集積回路のバタ17ン焼付
は工程でウェハあるいはマスク(または、レチクル)を
位置合せする場合、撮像管あるいはCOD等の撮像手段
で撮像して得た画像信号からウェハあるいはマスク上の
位置検出用マークすなわちパターン位置を正確に検知す
るための装置に関するものである。
従来の半導体焼付は装置においては、ウェハのオリエン
テーション・フラット(以下、オリフラという)を利用
して機械的に位置合せ(プリアライメント)を行ない、
続いてウェハおよびマスクにそれぞれ形成されているア
ライメントマークを利用してより高精度の位置合せ(フ
ァイン・アライメント)を行なっていた。このようなフ
ァイン・アライメントに際しては、調整範囲すなわち視
野範囲が狭い程高速または高精度の位置合せくアライメ
ント)が可能となる。そこで、機械的なプリアライメン
トに続いて、さらに、撮像管あるいはCOD等の11+
1(11手段を用いてウェハ上の位置検出用パターンを
検出するテレビ・プリアライメントを行ない、プリアラ
イメントの精度をより高くしてファイン・アライメント
の範囲一を狭クシ、これにより、ファイン・アライメン
トの時間を短縮し、延いてはアライメント全体の所要5
1間を短縮するようにした装置が提案されている。
ところで、この種の装置では、従来、II!I!あるい
はCOD等のIii像手段が持つ幾何学的図形ひずみの
影響を無視していたため、被検物体の検出用パターンが
画面周辺部にある場合は、高精度で前記パターン位置を
検知できないという欠点があった。
(発明の目的および概要) 本発明は、上述の従来形における問題点に鑑み、撮像手
段により物体上の位置検出マークを検出する位置検出装
置において、me手段の持つ幾何学的図形ひずみの影響
がほとんど現われない領域に位置検出用マークを撮像し
てその位置を検出するという構想に基づき、マーク位置
をより高m度で検出することを目的とする。
(実施例の説明) 以下、図面に従って本発明の詳細な説明Jる。
第1図は、本発明が適用されるパターン焼付は装置の外
観を示す。同図において、1は集積回路パターンを具え
たマスクで、他のマスクセツティングマークやファイン
・アライメントマークを具えるものとする。2はマスク
・チャックで、マスク1を保持してマスク1を平面内並
びに回転方向に移動させる。3は縮小投影レンズ、4は
感光層を具えるウェハで、7?イン・アライメントマー
クとブリ・アライメントマークを具えるものとする。5
はウエノいステージである。ウェハ・ステージ5はウェ
ハ4を保持してそれを平面内並びに回転方向に移動させ
るものであり、またウェハ焼付は位置く投影野内)とテ
レビ・プリアライメント位置間を移動する。6は、テレ
ビ・プリアライメント用検知装置の対物レンズ、7は撮
像管(または固体撮像素子)、8は影像観察用のテレビ
受像器である。9は双眼ユニットで、投影レンズ3を介
してウェハ4の表面を観察するために役立つ。
10は、光源10aを発したマスク照明光を収束させる
ための照明光学系並びにファイン・アライメント用の検
知装置を収容する上部ユニットである。
ウェハ・ステージ5は図示しないウェハ搬送手段により
搬送されたウェハを所定の位置で保持し、まず、テレビ
・プリアライメント用対物レンズ6の視野内にウェハ上
の7ライメント・マークが入る位置まで移動する。この
時の位I11度は機械的なプリアライメント精度による
ものであり、対物レンズ6の視野はおよそ直径1〜21
1程度である。
この視野内のアライメント・マークは撮像管7で検知さ
れ、テレビ・プリアライメント視野内でのアライメント
・マークの座標位置が検出される。
ここで、投影光学系のファイン・アライメント用検知位
置と前述のテレビ・プリアライメントにおける座標の原
点はあらかじめ設定されているのでこの2点の位置と、
テレビ・プリアライメントマークの座標位置からファイ
ン・アライメント位置へのウェハ・ステージ5の送り込
み優が決められる。
テレビ・プリアライメントの位置検出粘度は±5μ以下
であり、テレビ・アリアライメン1〜位ばからファイン
・アライメント位置までのウェットステージ5の移動で
発生する誤差を考慮に入れても、±10μ程度である。
従ってファイン・アライメントは約±10μの範囲で行
なえばよく、これtよテレビ・プリアライメントを行な
わない場合のフッイン・アライメントの視野範囲の1/
100以下の範囲であり、ファイン・アライメントがよ
り^速で行なえることになる。しかし、機械的にプリア
ライメントされたウェハのマーク位置をそのまま検出す
る従来のテレビ・プリアライメントにおいては、第6図
に示すように、テレビ・プリアライメントマークPMが
撮像管7の画面の周辺部に撮像された!合、前述のよう
に、搬像手段7の持つ幾何学的図形歪あるいは観察光学
系の光学的な歪曲による誤差が生じ、このため、ファイ
ン・アライメント位置へのウェハ・ステージ5の送り込
み量が不正確となって、ファイン・アライメントの視野
が拡大し、ファイン・アライメントの高速化が妨げられ
ていた。
本実施例においては、先ず、従来と同様にしてテレビ・
プリアライメントマークPMの座標位置検出を行ない、
次にこのマークPMが撮像管7の画面における上記各歪
曲の少ない部分例えば画面中央部に撮像されているか否
かを判別する。そして、マークPMの線像位置すなわち
検出座標位置が画面中央部であれば、上記検出座標値に
従ってウェハ・ステージ5のフッイン・アライメント位
置への送り込みを行なうが、もし、マークPMの検出座
標位置が画面中央部でな(プれば、ウェハ・ステージ5
を駆動してマークPMを画面中火部に移動させた後、再
度、マークPMの座標位置検出を行ない、ウェハ・ステ
ージ5の)1イン・アライメント位置への送り込みはこ
の再訂1llIfIiに従って行なう。
第2図はテレビ・プリアライメント用検知装置の実施例
を示しており、図中の縮小投影レンズ3、ウェハ4、対
物レンズ6、撮像管7は第1図と同一である。
他方、11は照明用光源で、例えばハロゲンランプを使
用する。12はコンデンサーレンズ、13は絞りで、コ
ンデンサーレンズ12は光源11を絞り13上に結像す
る。14は照明用リレーレンズ、15は接合プリズムで
、接合プリズム15は照明系の光軸と受米讐の光軸を共
軸にする機能を持ち、内側反射面15aと半透過反射面
15bを備える。ここで光源11、コンデンサーレンズ
12、較り13、照明リレーレンズ14、接合プリズム
15および対物レンズ6、は照明系を構成し、対物レン
ズ6を射出した光束はウェハ4上を落射照明する。
次に、16はリレーレンズ、11は光路を折曲げる鏡、
19は撮像レンズで、上に述べた対物レンズ6、接合プ
リズム15、リレーレンズ16.1117J5よび撮像
レンズ19は、撮像管7と共に受光系を構成する。
この受光系において、対物レンズ6を通る光束は接合プ
リズム15の内側反射面15aで反射して半透過面15
bで反射し、さらに内側反射面15aで再度反射してリ
レーレンズ16へ向う。これにより、ウェハ4上のプリ
アライメントマーク―はms管7の線像内に結像する。
他方、第3図(A)に例示したテレビ・プリアライメン
トマークはウェハのスクライブライン中に設けるのが望
ましいが、ウェハ上の特定のチップパターンの位置に設
けてもよい。図示のマークはスクライブライン内に設け
た十字形状のマークで、十字パターンの方向がam管の
走査方向とほぼ平行および垂直になるように配列する。
またもし、十字パターンを例えば図示したように走査方
向に45°の傾きを持つ微小なバー状突起の集合で構成
し、この突起に直角な方向から照明光が当るように暗視
野照明すれば極めて明瞭なパターン形状を撮像できる。
この場合は、明視野絞り13を暗視野絞り13Bに交換
する。
第2図へ戻ってプリアライメントマークの検知作用を述
べるが、検知したビデオ信号の電気処理については後述
する。照明用光源11からの光束はコンデンサーレンズ
12で収斂されて絞り13(または暗?[絞り13B)
の開口を通過し、さらに照明リレーレンズ14および接
合プリズム15の半透過面15bを透過して反射面15
aで反射し、対物レンズ6を通ってウェハ4を照明する
ウェハ4の表面で反射した光束は対物レンズ6で結像作
用を受け、接合プリズム15へ入射して反射面15aで
反射し、次いで半透過面15b5、反射面15aで反射
してこれを射出し、リレーレンズ16でリレーされて鏡
17で反射し、撮像レンズ19により撮像管7上に結像
する。−像管7から出力される画像信号は、俊速のテレ
ビ・プリアライメント検知回路に送出される。ウェハ・
ステージ5は、この検知回路における電気的処理により
検出されたアリアライメントマークPMの位置に応じて
ウェハ4が投影レンズ3の投影野牛の規定位[4’を占
めるように移動して停止する。なお、ウェハ4を一旦標
準位置にアライメントし、その後、投影野牛へ移動させ
るように変形してもよい。
第4図はテレビ・プリアライメント検知回路の一実施例
を示すブロック図である。
第3図Aに示したテレビ・プリアライメントマークを検
知する方法はいろいろあるが、第4図に示した実施例は
テレビの画像を画素に分解し、この画素の濃度をX方向
(水平方向)およびY方向(垂直方向)にそれぞれ加算
するものである。
加算することによる利点は、■加算によりランダム・ノ
イズが平均化されS/N比がよくなる。
■X方向とY方向の位置検知を独立に行なうことができ
検知が簡単になる。0画像データを格納するメモリの容
量が少なくなる等があげられる。
第4図のブロック図において破線で凹まれたブロックX
は、X方向の画素の濃度を加算するブロック、ブロック
YはY方向の画素のmsを加算するブロックである。
第4図において、31はビデオ・アンプ、32はアナロ
グ・デジタル変換器、33はラッチであり、図示しない
テレビカメラコントロール部から送られるビデオ信号(
Wi像管7からの画像信号に同期信号を付加する等の電
気的処理を施したもの)はビデオアンプ31で増幅され
、アナログ・デジタル変換器32でデジタル化された後
ラッチ33に格納される。ラッチ33の出力データはX
方向の加算ブロックXとY方向の加算ブロックYへ出力
される。ブロックYにおいて、34はY方向にデータを
加算する加算器、35は加算器34の出力データをラッ
チする加算出力ラッチ、36は加算出力ラッチ35のデ
ータを格納するY方向積算メモリ、37はメモリ36の
出力データをラッチする加算入力ラッチである。
ブロックXにおいて、38はX方向にデータを加算する
加算器、39は加算器38の出力をラッチするラッチ、
40はラッチ39の出力データを格納するX方向積算メ
モリである。
これらの回路におけるデジタル・データのピット数に特
に限定はないが、例えばアナログ・デジタル変換器32
が8ビツト、加算器34.38およびメモリ36.40
が16ビツト構成である。
一方、41はテレビ・プリアライメント検知回路のタイ
ミングやシーケンスを制御し、またメモリ36のリード
・ライトおよびチップセレクトをコントロールするシー
ケンス/メモリコントロール回路、42はブロックX中
のメモリ40を制御するメモリコントロール回路である
。43はシーケンス/メモリコントロール回路41をマ
イクロプロセッサ(不図示)が制御するためのコントロ
ールレジスタで、レジスタ43の入力はマイクロプロセ
ッサのデータバス44に接続されている。また、マイク
ロプロセッサは、このデータバス44を介して、メモリ
36.40にアクセスすることが可能である。45゜4
6、47.48はそのためのバッファであり、バッファ
45.47はマイクロプロセッサがメモリにデータをラ
イ°卜する時、またバッファ46.48はデータをリー
ドする時動作する。49はクロック回路、50゜51は
Y方向積算メモリ36のライト・アドレスおよびリード
・アドレスを発生する、メモリ・ライト・アドレス回路
およびメモリ・リード・アドレス回路である。52はメ
モリのリード・アドレスとライト・アドレスを切換える
アドレスセレクタ、53はマイクロプロセッサがメモリ
36をアクセスする時のアドレスバッファであり、マイ
クロプロセッサがアクセスする時以外は、アドレスセレ
クタ52の出力が選択されており、バッファ53の出力
は禁止されている。54はX方向積算メモリ40のアド
レスを発生するメモリ・アドレス回路、55はメモリア
ドレス回路54のアドレスとマイクロプロセッサがメモ
リ40をアクセスする時発生するアドレスの切換えをす
るアドレスセレクタである。56はクロック回路49の
クロックを基準にTVの水平同期信号、垂直同期信号、
ブランキング信号等を発生づるTV同期信号発生回路で
ある。57.58はマイクロプロセッサのデータバス4
4に接続されたそれぞれX位置表示レジスタ、Y位置表
示レジスタ、59はマーカ表示回路であり、マーカ表示
回路59は、テレビ・プリアライメントにおいて検出し
たアライメントマークの位置をマイクロプロセッサがX
位置表示レジスタ57およびY位1表示レジスタ58に
出力することにより、ミックス信号を作成してTVカメ
ラコントロール部のビデオ入力端子へ送出する。
続いて第4図のテレビ・プレアライメント検知回路の機
能および動作について説明する。
テレビ・プリアライメント検知回路の機能は、■X方向
のデータの積算、■Y方向のデータの積算、■アリアラ
イメントマーク検知位置のTV七二タ上への表示である
このうち、X方向のデータのmsおよびY方向のデータ
の積算は、テレビ・プリアライメント検知回路のハード
ウェアが加算を実行し、その加算データをメモリに格納
する。データの加算はテレビ信号の1フレ一ム単位で行
なわれ、後述するように必要に応じて、1フレームの加
算で終了してもよいし、あるいは複数のフレームの加算
を行なってもよい。いずれの場合でも、加算中は、メモ
リ36.40のデータ・バスおよびアドレス・バスはマ
イクロプロセッサのデータ・バス44およびアドレス・
バスから電気的に切り離されており、メモリ36のアド
レスはアドレスセレクタ52、メモリ40のアドレスは
アドレス回路54から供給され、シーケンス/メモリコ
ントロール回路41、およびメモリコントロール回路4
2からハード的に発生するリードライト信号およびチッ
プセレクト信号の制御のもとに加算が実行される。
所定のフレーム数の加算が終了すると、シーケンス/メ
モリコントロール回路41からインタラブド信号線IN
T上に加算終了信号が発生する。この加算終了信号の発
生後、マイクロプロセッサは、メモリ36およびメモリ
40にアクセスを行ない、加算データからテレビ・プリ
アライメントマーク位置を検知する。マイクロプロセッ
サがメモリ3G。
40をアクセスする時は、当然ながらメモリのアドレス
、リードライト切換、チップセレクト等はマイクロプロ
セッサの制御信号によって行なわれる。
またメモリ36のデータはバッファ46、メモリ40の
、データはバッファ48を経由してデータバス44に送
られ、マイクロプロセッサに読み取られる。
ところで、第4図中、ブロックXにおけるX方向の加算
、ブロックYにおけるY方向の加算を説明する前に、1
5図を参照して画素の分割方法について述べる。第5図
はテレビ画面をX方向にN分割、Y方向にM分割した画
素を表わしている。゛画゛ 素PJ1は、行J番目、列
1番目、の画素を示す。
Y方向の分割数Mは通常、水平走査ライン数と一致して
おり、したがって画素に分割するためには、−水平同期
信号区間内に、アナログ・デジタル変換器32(第4図
)にてN回すンプリングを行なえばよい。
したがってX方向の加算は Sx+ −DATA (P+ + )+DATA (P
+ z )+ ・・・・・・ 十DATA (P+ N
 )、Sxz =DATA (P2 + )+DATA
 (P22 )+ ・・・・・・ +DATA (P2
 N ) 、Sx M−DATA (PM + )+D
ATA (PM 2 )+ ・・・・・・ +DATA
(PMN) 、Y方向の加算は Sv + −DATA (P+ + )+DATA (
P2 + )+ ・・・・・・ +D’ATA (PM
 + )、SY2−DATA (P+ 2 )+DAT
A (P22 )+ ・・・・・・ +DATA (P
M2)、5YN−DATA (P+ N )+DATA
 (P2 N )+ ・・・・・・ +DATA (P
MN )、で′表わされる。
加算が終了した時点で、X方向積紳メモリ40内にはS
X1.SX2・・・・・・SXMのデータが、Y方向積
弊メモリ36内にはSYI * Svz・・・・・・S
YNのデータが格納される。
前述したように、テレビ・プリアライメント位置へのウ
ェハ送り込みはまずウェハのオリフラを検知することに
よってウェハを所定の位置で保持しそれからウェハ・ス
テージを駆動してウェハをテレビ・プリアライメント位
置まで送り込んでいる。そのため、オリフラ検知精度と
ウェハ・ステージのプリアライメントマーク位置へのウ
ェハ送り込み精度によっては第6図に示したように、テ
レビ・プリアライメントマークPMが画面の周辺部に撮
像される場合も多々ある。そのような場合にはマーク計
測を行なった結果求まる位置座標値(X9M、YρM)
にはm像手段のもつ幾何学的図形ひずみ、あるいは観察
光学系の光学的な歪曲による誤差が乗っており、前述し
たファイン・アライメント位置へのウェハ・ステージの
送り込み量が正確には決定できないことになる。
一方、前記要因に起因する誤差はテレビ・プリアライメ
ントマークPMが画面中心にあるときにtIa像された
のであれば前記送り込みmの許容誤差に対して充分無視
できるものである。よって、テレビ・プリアライメント
マークPMが画面周辺部にある場合はマークPMが画面
中心で搬像されるようウェハ・ステージ5を駆動し、そ
こで再びマーク位置計測を行なえば前記送り込み量が正
確に決定できる。
第7図の70−チャートを用いて本実施例の焼付け5v
itにおけるテレビ・プリアライメントマーク検知動作
をさらに−詳しく述べる。
測定が開始されるとくステップ700 ) 、まず位置
検知用のテレビ・プリアライメントマークPMのマーク
位置δI8!1が行なわれる(ステップ701)。
この計測は1フレームまたは複数のフレームの画像信号
をX方向、Y方向に加算し、加算終了後加算メモリ内の
データからメモリ・アドレスとしてマーク位置をめるも
のである。
次にステップ702において、マーク位四座標計算が行
なわれる。ここでいう座標とは撮像画面中心を原点とす
る座標のことである。加算メモリ・アドレスと撮像画面
中心との対応関係は既に判っているので、マーク位置の
座標値をめることができる。さらにステップ703で搬
像中心からのズレ量を計算する訳であるが、いまステッ
プ702で撮像画面中心を座標系の原点としたので、マ
ーク位置座標値がそのままm像中心からのズレ量を表わ
していることになる。
そこで次のステップ704にて前記ズレ量からプリアラ
イメントマークPMが陽像手段の持つ幾何学的図形歪、
あるいは観察光学系の光学的な歪曲による誤差の影響が
ほとんど及ばない範囲にあるかを判別する。この範囲の
設定は前記二つの誤差、並びにテレビ・プリアライメン
ト位置からフッイン・アライメント位置までのウェハ・
ステージの移動で発生する誤差、さらにはファイン・ア
ライメントの視野範囲の大きさを考慮して決定する。
さて、ステップ704で、プリアライメントマークPM
が前記範囲内にあると判断されれば、ステップ702で
めたアライメント・マーク位置座標値はWi像手段の図
形歪あるいは観察光学系の光学的な歪曲による誤差の影
響をほとんど受けていないものと判断され、位置計測は
終了となる。(ステップ708)。
一方、ステップ704で、プリアライメントマークPM
が前記範囲外にあると判断されれば、ステップ103で
めたマークPMの撮像中心からのズレ量からマークPM
を中心へ移動するためのウェハ・ステージ駆動量を知り
、ウェハ・ステージを駆動する(ステップ705)。
なお、ステップ703でめたアリアライメン1−マーク
PMの撮像中心からのズレmはIyI述したような誤差
を持っている訳であるが、マークPMをステップ704
の範囲内に移動する上で支障のないことは明らかである
ステップ705でウェハ・ステージを駆動し、プリアラ
イメントマークPMのam手段の中心への移動が完了す
ると、ステップ706にてマークPMの位置を再計測し
、ステップ707にてマーク位置の座標を1算する。こ
の場合、アライメントマークPMがほとんど撮像中心に
あるので高精度でマーク位置を計測できることになる。
なお、半導体焼付けH置等において位置検知用マークの
座標位置を2度計測することによるスルーブツトの低下
が無視でき、高精度の位置検知を望むのならば、ステッ
プ704の判別を省略し、常に103→705→105
→106→101の各ステップの処理を行えばよい。こ
のようにすれば、ウェハがテレビ・プリアライメント位
置へ送り込・まれたとき画面内のいかなる所にアライメ
ントマークPMがあっても、はとんど撮像中心で計測す
ることになり、ファイン・アライメント位置への送り込
み精度もさらに向上する。
(発明の効果) 以上のように本発明によると、位置検出マークの位置が
撮像手段の画面上における所定範囲内すなわち光学系の
ディストーションおよび撮像管の偏向歪等の影響の少な
い部分で計測されていないときは位置検出マークをこの
所定範囲内に移動して再計測を行なうようにしているた
め、光学系のディストーションおよび撮像管の偏向歪等
の影響の少ない高精度の位置検出を行dうことができる
また、上記計測が上記所定範囲内で行なわれたときは上
記再計測をスキップするようにしているため、半聯体焼
付は装置等に適用した場合のスループットの無用の低下
を防止することができる。
【図面の簡単な説明】
第1図は、本発明の1実施例に係る焼付は装置の外観を
示す斜視図、 第2図は、テレビ・プリアライメント検知系の光学系斜
視図、 第3図は、テレビ・プリアライメントマークの平面図(
画面中心にて撮像された場合)、第4図はテレビ・プリ
アライメント検知回路のブロック図、 第5図はテレビ画面の画素分割法を示す説明図、第6図
はテレビ・アリアライメントマークの平面図(画面周辺
部にて撮像された場合)、そして第7図は、テレビ・プ
リアライメントマーク位置検出フロー図である。 図中、1はマスク、2はマスク・チャック、3は縮小投
影レンズ、4はウェハ、5はウェハ・ステージ、6は対
物レンズ、7は撮像管、8はテレビ受像機、9は双眼ユ
ニット、10は光源、11は照明用光源、12はコンデ
ンサレンズである。 MYI 第7図 /、701 /″′ 7o4 ′06 ノ 77

Claims (1)

  1. 【特許請求の範囲】 1、可動支持体上に載置された物体上の位置検出用マー
    クの位置を線像手段により検出する位置検出装置であっ
    て、 前記−像手段から出力される画像信号により前記位置検
    出用マークの位置を計測、、する手段、1、前記計測値
    により前記位置検出用マークが所定範囲内にあるか否か
    を判別する手、段、お・・よび前記判別が否で□あると
    き前記位置検出用マ、−1りを前9記所定範囲内に移動
    すべく前記、可動支持体を駆動する手段を具備し、前記
    位置検出用マークが前記所定範囲内に位置したときの計
    測値に基づき前記位置検出゛用マークの現在位置を検出
    することを特徴、とする位置検出装置。 2、前記判別が否であるとき、、前記駆動手段は、前記
    所定範囲内に予め設定された基準点に対する前記計測値
    のずれ量に応じて前記位置検出用マークを移動させ、前
    記計測手段は、移動後の前記位置検出用マーク、の位置
    を特徴とする特許請求の範・囲第1項記載の位4検出装
    置。 3、前&!II像手段の視野の中央部に前記所定範囲を
    設定(、tti記、Wi野の中心を前記基準点および前
    記座標の原点に設定した特許請求の範囲第2項記載の、
    、位置検出−置。 4、前記駆動手段は、前記現在位置検出後さらに、前記
    位置検出マークを所定の目標位置へ移動させるべくこの
    目、標位置と前記現、在位置との位置関係に応φて前記
    可動支持体を駆動する特許請求の範囲第1.2または3
    項記載の位置検出装置。
JP59051145A 1984-03-19 1984-03-19 位置検出装置 Pending JPS60195932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59051145A JPS60195932A (ja) 1984-03-19 1984-03-19 位置検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59051145A JPS60195932A (ja) 1984-03-19 1984-03-19 位置検出装置

Publications (1)

Publication Number Publication Date
JPS60195932A true JPS60195932A (ja) 1985-10-04

Family

ID=12878654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59051145A Pending JPS60195932A (ja) 1984-03-19 1984-03-19 位置検出装置

Country Status (1)

Country Link
JP (1) JPS60195932A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457638A (en) * 1987-08-28 1989-03-03 Hitachi Ltd Pre-aligner device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457638A (en) * 1987-08-28 1989-03-03 Hitachi Ltd Pre-aligner device

Similar Documents

Publication Publication Date Title
US4688088A (en) Position detecting device and method
US4794648A (en) Mask aligner with a wafer position detecting device
US4650335A (en) Comparison type dimension measuring method and apparatus using a laser beam in a microscope system
EP1602894A1 (en) Projector with a device for measuring angle of inclination
JPH07118440B2 (ja) 電子ビ−ム描画装置
US5850467A (en) Image data inspecting method and apparatus providing for equal sizing of first and second image data to be compared
US4641257A (en) Measurement method and apparatus for alignment
JPS60195932A (ja) 位置検出装置
JPS6062118A (ja) 位置検出装置
JP3273049B2 (ja) ウエハのアライメント方法
JPS60195933A (ja) 位置検出装置
JPS60222855A (ja) 位置検知方法
JPS5976425A (ja) 半導体用焼付装置
JPS6221219A (ja) 位置検出装置
JPS60138921A (ja) パタ−ン形状検査装置
JPS6354213B2 (ja)
JP2720935B2 (ja) 検査装置及び検査方法
JPS6060503A (ja) 位置検出装置
JPS60222860A (ja) 位置検出装置
JPS60225429A (ja) 位置検出装置
JPH0465058A (ja) 電子ビーム装置及びその画像取得方法
JPS62181429A (ja) 位置検出装置
JPS60222861A (ja) 位置検知方法
JPS6147636A (ja) 位置検出装置
JPH07117393B2 (ja) リード曲がり測定装置