JPS6147636A - 位置検出装置 - Google Patents
位置検出装置Info
- Publication number
- JPS6147636A JPS6147636A JP59169202A JP16920284A JPS6147636A JP S6147636 A JPS6147636 A JP S6147636A JP 59169202 A JP59169202 A JP 59169202A JP 16920284 A JP16920284 A JP 16920284A JP S6147636 A JPS6147636 A JP S6147636A
- Authority
- JP
- Japan
- Prior art keywords
- position detection
- data
- memory
- address
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明−１は、被検物体のパターンの位置を検出するた
めの装置に関し、特に半導体焼付工程でウェハあるいは
マスク（またはレチクル）を位置合せ（以下アライメン
トという）する場合、テレビカメラ等の撮像手段でアラ
イメントマークを撮像して得た画像信号からパターン位
置を正確に検知するだめの装置に関するものである。
めの装置に関し、特に半導体焼付工程でウェハあるいは
マスク（またはレチクル）を位置合せ（以下アライメン
トという）する場合、テレビカメラ等の撮像手段でアラ
イメントマークを撮像して得た画像信号からパターン位
置を正確に検知するだめの装置に関するものである。
［発明の背景］
アライメントマークをテレビカメラ等で二次元走査を行
なって検出する方法においては、従来、得られる二次元
データに基づいてピーク値検索、スライスレベルの決定
、データの二値化およびパターン中心の算出等の一連の
動作をソフトウェアによって行なっていたため、アライ
メントマーク・検出に要する時間が長くなっていた。
なって検出する方法においては、従来、得られる二次元
データに基づいてピーク値検索、スライスレベルの決定
、データの二値化およびパターン中心の算出等の一連の
動作をソフトウェアによって行なっていたため、アライ
メントマーク・検出に要する時間が長くなっていた。
［発明の目的］
本発明は、上記従来技術の欠点に鑑み提案されたもので
、データ積算時における加算器のキャリービットの発生
位置をカウントすることによりアライメントマーク位置
を検出するようにしたアライメントマーク位置検出装置
を提供することを目的とする。
、データ積算時における加算器のキャリービットの発生
位置をカウントすることによりアライメントマーク位置
を検出するようにしたアライメントマーク位置検出装置
を提供することを目的とする。
［実施例の説明］
以下、図面を用いて本発明の詳細な説明する。
第１図は、半導体κ付装置の概要を示す。同図において
１は集積回路パターンを具えたマスクで、他にマスクセ
ツティングマークやフッインアライメントマークを具え
るものとする。２は縮小投影レンズ、３は感光層を具え
るウェハでフッインアライメントマークとプリアライメ
ントマークを具えるものとする。４はウェハステージで
ある。ウェハステージ４は、ウェハ３を保持してそれを
平面内（Ｘ、Ｙ方向）並びに回転方向（θ方向）に移動
させるものであり、またウェハ焼付位置（投影視野内）
とテレビプーリアライメント位置間を移動する。５はテ
レビプリアライメント用検知装置の対物レンズ、６は撮
像管である。ウェハステージ４は、ウェハ搬送手段（不
図示）により搬送されたウェハを所定の位置で保持し、
まずテレビプーリアライメント用対物レンズ５の視野内
にウェハ上のアライメントマークが入る位置まで移動す
る。
１は集積回路パターンを具えたマスクで、他にマスクセ
ツティングマークやフッインアライメントマークを具え
るものとする。２は縮小投影レンズ、３は感光層を具え
るウェハでフッインアライメントマークとプリアライメ
ントマークを具えるものとする。４はウェハステージで
ある。ウェハステージ４は、ウェハ３を保持してそれを
平面内（Ｘ、Ｙ方向）並びに回転方向（θ方向）に移動
させるものであり、またウェハ焼付位置（投影視野内）
とテレビプーリアライメント位置間を移動する。５はテ
レビプリアライメント用検知装置の対物レンズ、６は撮
像管である。ウェハステージ４は、ウェハ搬送手段（不
図示）により搬送されたウェハを所定の位置で保持し、
まずテレビプーリアライメント用対物レンズ５の視野内
にウェハ上のアライメントマークが入る位置まで移動す
る。
この視野内のアライメントマークは撮像管６で検知され
アライメントマークの座標位置が検出される。
アライメントマークの座標位置が検出される。
第２図はテレビプリアライメント用検知装置の実施例を
示すものである。但し、図中の縮小投影レンズ２、ウェ
ハ３、対物レンズ５、撮像管６は第１図と同一である。
示すものである。但し、図中の縮小投影レンズ２、ウェ
ハ３、対物レンズ５、撮像管６は第１図と同一である。
７は照明用光源で、例えばハロゲンランプを使用する。
８はコンデンサレンズ、９Ａと９Ｂは交換的に着脱され
る明視野絞りと暗視野絞り、１０は照明用リレーレンズ
、１１は接合プリズムで、接合プリズム１１は照明系の
光軸と受光系の光軸を共軸にする機能を持ち、内側反射
面１１ａと半透過反射面１１ｂを具える。
る明視野絞りと暗視野絞り、１０は照明用リレーレンズ
、１１は接合プリズムで、接合プリズム１１は照明系の
光軸と受光系の光軸を共軸にする機能を持ち、内側反射
面１１ａと半透過反射面１１ｂを具える。
次に１２はリレーレンズ、１３は光路を折曲げる鏡、１
４はテレビプリアライメント用基準マークを有するガラ
ス板、１５は撮像レンズで、６は撮像管である。
４はテレビプリアライメント用基準マークを有するガラ
ス板、１５は撮像レンズで、６は撮像管である。
照明用光源７からの光束はコンデンサレンズ８で収斂さ
れて明視野絞り９Ａまたは暗視野絞り９Ｂの開口を照明
しさらに照明リレーレンズ１０を通過し、接合プリズム
の半透過面１１ｂを透過して反射面１１ａで反射し、対
物レンズ５を通ってウェハ３を照明する。ウェハ３の表
面で反射した光束は対物レンズ５で結像作用を受け、接
合プリズム１１へ入射して反射面１１ａで反射してこれ
を射出し、リレーレンズ１２でリレーされて鏡１３で反
射し、ガラス板１４に結像した後、撮像管６上に結像す
る。
れて明視野絞り９Ａまたは暗視野絞り９Ｂの開口を照明
しさらに照明リレーレンズ１０を通過し、接合プリズム
の半透過面１１ｂを透過して反射面１１ａで反射し、対
物レンズ５を通ってウェハ３を照明する。ウェハ３の表
面で反射した光束は対物レンズ５で結像作用を受け、接
合プリズム１１へ入射して反射面１１ａで反射してこれ
を射出し、リレーレンズ１２でリレーされて鏡１３で反
射し、ガラス板１４に結像した後、撮像管６上に結像す
る。
第３図は、テレビプリアライメント検知回路の構成を示
す。
す。
テレビプリアライメント検知回路として必要な機能は、
■Ｘ方向のデータの積算と、積算時におけるオーバーフ
自−の記憶、■Ｙ方向データの積算と、積算時における
オーバーフローの記憶、である。■、■の機能を実現す
るための回路構成および作用を次に示す。
■Ｘ方向のデータの積算と、積算時におけるオーバーフ
自−の記憶、■Ｙ方向データの積算と、積算時における
オーバーフローの記憶、である。■、■の機能を実現す
るための回路構成および作用を次に示す。
第３図において、２１はビデオアンプ、２２はアナログ
・デジタル変換器、２３はラッチであり、テレビカメラ
コントロール部（不図示）から送られるビデオ信号はビ
デオアンプ２１で増幅され、アナログ・デジタル変換器
２２でデジタル化された後ラッチ２３に格納される。２
４はＹ方向にデータを加算する加算器、２５は加算器２
４の出力データをラッチする加算出力ラッチ、２６は加
算出力ラッチ２５のデータを格納するＹ方向積算メモリ
、２７はメモリ２６の出力データをラッチする加算人カ
ラッヂである。
・デジタル変換器、２３はラッチであり、テレビカメラ
コントロール部（不図示）から送られるビデオ信号はビ
デオアンプ２１で増幅され、アナログ・デジタル変換器
２２でデジタル化された後ラッチ２３に格納される。２
４はＹ方向にデータを加算する加算器、２５は加算器２
４の出力データをラッチする加算出力ラッチ、２６は加
算出力ラッチ２５のデータを格納するＹ方向積算メモリ
、２７はメモリ２６の出力データをラッチする加算人カ
ラッヂである。
一方、２８はＸ方向にデータを加算する加算器、２９は
加算器２８の出力をラッチするラッチ、３０はラッチ２
９の出力データを格納するＸ方向積算メモリである。３
１はテレビプリアライメント検知回路のタイミングやシ
ーケンスを制御し、またメモリ２６のリードライトおよ
びチップセレクトをコントロールするシーケンス／メモ
リコントロール回路、３２はメモリ３０を制御するメモ
リコントロール回路である。３３はシーケンス／メモリ
コントロール回路３１をマイクロプロセッサ（不図示）
が制御するためのコントロールレジスタで、データバス
５１に接続されている。
加算器２８の出力をラッチするラッチ、３０はラッチ２
９の出力データを格納するＸ方向積算メモリである。３
１はテレビプリアライメント検知回路のタイミングやシ
ーケンスを制御し、またメモリ２６のリードライトおよ
びチップセレクトをコントロールするシーケンス／メモ
リコントロール回路、３２はメモリ３０を制御するメモ
リコントロール回路である。３３はシーケンス／メモリ
コントロール回路３１をマイクロプロセッサ（不図示）
が制御するためのコントロールレジスタで、データバス
５１に接続されている。
３４、３７はそれぞれＹ方向積算メモリ２６のライトア
ドレスおよびリードアドレスを発生するメモリライトア
ドレス回路およびメモリリードアドレス回路である。３
６はメモリのリードアドレスとライトアドレスを切換え
るアドレスセレクタである。
ドレスおよびリードアドレスを発生するメモリライトア
ドレス回路およびメモリリードアドレス回路である。３
６はメモリのリードアドレスとライトアドレスを切換え
るアドレスセレクタである。
３８はＸ方向積算メモリ３０のアドレスを発生するメモ
リアドレス回路である。４４および４８はレジスタ＆カ
ウンタで、それぞれ後述のテレビ画面を垂直方向にＭ分
割および水平方向にＮ分割するクロックを計数し、加算
器２４および２８のキャリイ信号によってその時のカウ
ント値（後述する行番号Ｊおよびｉに相当する）を出力
する。４３．４７はレジスタ＆カウンタ４４．４８の出
力を記憶するメモリで、マイクロプロセッサ（不図示）
からアクセスできる。４２．４６はそのアドレスセレク
タである。４０゜５０はメモリからのデータ読み出しの
バッファである。
リアドレス回路である。４４および４８はレジスタ＆カ
ウンタで、それぞれ後述のテレビ画面を垂直方向にＭ分
割および水平方向にＮ分割するクロックを計数し、加算
器２４および２８のキャリイ信号によってその時のカウ
ント値（後述する行番号Ｊおよびｉに相当する）を出力
する。４３．４７はレジスタ＆カウンタ４４．４８の出
力を記憶するメモリで、マイクロプロセッサ（不図示）
からアクセスできる。４２．４６はそのアドレスセレク
タである。４０゜５０はメモリからのデータ読み出しの
バッファである。
次に、第３図のテレビプリアライメント検知回路の作用
を説明する前に第４図を参照して画素の分割方法につい
て述べる。第４図はテレビ画面をＸ方向にＮ分割、Ｙ方
向にＭ分割した画素を表わしている。画素ｐ、ｚ、ｒは
行１番目、列ｉ番目の画素を示す。Ｙ方向の分割数Ｍは
通常、水平走査ライン数と一致しており、従って画素に
分割するためには、−水平同期信号区間内に、アナログ
・デジタル変換器２２（第３図）にてＮ回すンプＩＪン
グを行なえばよい。従って、Ｘ方向の加算はＳＸ＋ −
ＤＡＴＡ （Ｐｎ ） 十ＤＡＴＡ （ｒ’＋２ ）＋
・・・・・・・・・＋ＤＡＴＡ （Ｐ＋ Ｎ ＞。
を説明する前に第４図を参照して画素の分割方法につい
て述べる。第４図はテレビ画面をＸ方向にＮ分割、Ｙ方
向にＭ分割した画素を表わしている。画素ｐ、ｚ、ｒは
行１番目、列ｉ番目の画素を示す。Ｙ方向の分割数Ｍは
通常、水平走査ライン数と一致しており、従って画素に
分割するためには、−水平同期信号区間内に、アナログ
・デジタル変換器２２（第３図）にてＮ回すンプＩＪン
グを行なえばよい。従って、Ｘ方向の加算はＳＸ＋ −
ＤＡＴＡ （Ｐｎ ） 十ＤＡＴＡ （ｒ’＋２ ）＋
・・・・・・・・・＋ＤＡＴＡ （Ｐ＋ Ｎ ＞。
ＳＸ２ ＝ＤＡＴＡ （Ｐ２＋ ）＋ＤＡＴＡ （Ｐ２
２ ）＋・・・・・・・・・＋ＤＡＴＡ （Ｐ２ Ｎ
）。
２ ）＋・・・・・・・・・＋ＤＡＴＡ （Ｐ２ Ｎ
）。
°゛０ ゝ°゛°°°°°。
ＳＸＮ ＝ＤＡＴＡ （ＰＭ ＋ ’）＋ＤＡＴＡ （
ＰＭ７ ）＋・・・・・・・・・＋ＤＡＴＡ （ＰＭＮ
）Ｙ方向の加算は ＳＹ Ｉ＝ＤＡＴＡ （Ｐａ ）＋ＤＡＴＡ （Ｐ２＋
）＋・・・・・・・・・＋ＤＡＴＡ （ＰＭ ＋ ）
。
ＰＭ７ ）＋・・・・・・・・・＋ＤＡＴＡ （ＰＭＮ
）Ｙ方向の加算は ＳＹ Ｉ＝ＤＡＴＡ （Ｐａ ）＋ＤＡＴＡ （Ｐ２＋
）＋・・・・・・・・・＋ＤＡＴＡ （ＰＭ ＋ ）
。
Ｓｖ２ ＝ＤＡＴＡ （Ｐ＋２ ）＋ＤＡＴＡ（Ｐ２２
）＋・・・・・・・・・＋ＤＡＴＡ （ＰＭ ２ ）。
）＋・・・・・・・・・＋ＤＡＴＡ （ＰＭ ２ ）。
０°° ０°ＨＨＨＨＨＨＨ。
ＳＹ Ｎ ＝ＤＡＴＡ （Ｐ＋ Ｎ ）＋ＤＡＴＡ
（Ｐ２ Ｎ ）＋・・・・・・・・・＋ＤＡＴＡ
（ＰＭＮ）で表わされる。
（Ｐ２ Ｎ ）＋・・・・・・・・・＋ＤＡＴＡ
（ＰＭＮ）で表わされる。
上記Ｘ方向のデータの積算およびＹ方向のデータの積算
は、テレビプリアライメント検知回路のハードウェアが
実行し、その加算データをメモリに格納する。
は、テレビプリアライメント検知回路のハードウェアが
実行し、その加算データをメモリに格納する。
第３図に戻って、このテレビプリアライメント回路の作
用を述べると、メモリ２６のアドレスは、アドレスセレ
クタ３６、メモリ３０のアドレスはアドレス回路３８の
アドレスに接続され、シーケンス／メモリコントロール
回路３１、およびメモリコントロール回路３２からハー
ド的に発生するリードライト信号およびチップセレクト
信号の制御のもとに加算が実行される。加算中はメモリ
４３．４７のデータバスおよびアドレスバスは、マイク
ロプロセッサのデータバス５１およびアドレスバスから
電気的に切り離されている。ここで、Ｙ方向の加算実行
中、オーバーフローを起し、加算器２４にキャリイ信号
が発生すると、そのキャリイ信号がレジスタクロックと
なってレジスタ＆カウンタ４４のカウンタ値（垂直方向
をＭ分割するクロックをカウントしたもので前述の行番
号Ｊに相当する）がメモリ４３に書き込まれる。その時
のメモリアドレスとしては、同じキレリイ信号をカウン
トするカウンタ４１の出力がアドレスセレクタ４２によ
って選択される。同様にＸ方向では、加算器２８にキャ
リイ信号がレジスタクロックとなってレジスタ＆カウン
タ４８のカウンタ値（水平方向をＮ分割するクロックを
カウントしたもので前述の列番号ｉに相当する）がメモ
リ４７に書き込まれる。その時のメモリアドレスは同じ
キャリイ信号をカウントするカウンタ４５の出力がアド
レスセレクタ４６によって選択される。所定の加算が終
了すると、シーケンス／メモリコントロール回路３１か
らインタラブド信号Ｉａｉ。
用を述べると、メモリ２６のアドレスは、アドレスセレ
クタ３６、メモリ３０のアドレスはアドレス回路３８の
アドレスに接続され、シーケンス／メモリコントロール
回路３１、およびメモリコントロール回路３２からハー
ド的に発生するリードライト信号およびチップセレクト
信号の制御のもとに加算が実行される。加算中はメモリ
４３．４７のデータバスおよびアドレスバスは、マイク
ロプロセッサのデータバス５１およびアドレスバスから
電気的に切り離されている。ここで、Ｙ方向の加算実行
中、オーバーフローを起し、加算器２４にキャリイ信号
が発生すると、そのキャリイ信号がレジスタクロックと
なってレジスタ＆カウンタ４４のカウンタ値（垂直方向
をＭ分割するクロックをカウントしたもので前述の行番
号Ｊに相当する）がメモリ４３に書き込まれる。その時
のメモリアドレスとしては、同じキレリイ信号をカウン
トするカウンタ４１の出力がアドレスセレクタ４２によ
って選択される。同様にＸ方向では、加算器２８にキャ
リイ信号がレジスタクロックとなってレジスタ＆カウン
タ４８のカウンタ値（水平方向をＮ分割するクロックを
カウントしたもので前述の列番号ｉに相当する）がメモ
リ４７に書き込まれる。その時のメモリアドレスは同じ
キャリイ信号をカウントするカウンタ４５の出力がアド
レスセレクタ４６によって選択される。所定の加算が終
了すると、シーケンス／メモリコントロール回路３１か
らインタラブド信号Ｉａｉ。
ＮＴ上に加算終了信号が発生する。この加算終了信号の
発生後、マイクロプロセッサは、アドレスセレクタ４２
．４６を介してメモリ４３オよびメモリ４７にアクセス
を行ない、各メモリ４３．４７からのデータはバッフＦ
４０．５０を経由してデータバス５１に送られ、マイク
ロプロセッサに読み取られる。
発生後、マイクロプロセッサは、アドレスセレクタ４２
．４６を介してメモリ４３オよびメモリ４７にアクセス
を行ない、各メモリ４３．４７からのデータはバッフＦ
４０．５０を経由してデータバス５１に送られ、マイク
ロプロセッサに読み取られる。
一方、第５図（Ａ）に示したプリアライメントマークを
Ｘ方向およびＹ方向に濃度加算した時の濃度分布は第５
図（Ｂ）（Ｃ）に示すようになり、プリアライメントマ
ーク位置は濃度分布のピーク位置と対応していることが
わかる。したがって第５図（Ｄ）に示すＪ−Ｊ’以上の
濃度で加算器がオーバーフローを発生すると考えると、
加算器のキャリイ信号によって濃度分布のピーク信号の
立上り（ＲＭ）および立下り（ＦＭ）を知ることができ
る。
Ｘ方向およびＹ方向に濃度加算した時の濃度分布は第５
図（Ｂ）（Ｃ）に示すようになり、プリアライメントマ
ーク位置は濃度分布のピーク位置と対応していることが
わかる。したがって第５図（Ｄ）に示すＪ−Ｊ’以上の
濃度で加算器がオーバーフローを発生すると考えると、
加算器のキャリイ信号によって濃度分布のピーク信号の
立上り（ＲＭ）および立下り（ＦＭ）を知ることができ
る。
つまりメモリ４３．４７に書き込まれたデータによりプ
リアライメントマーク位置（ＰＭ）はＰＭ−（ＲＭ＋Ｆ
Ｍ）／２ として算出できる。
リアライメントマーク位置（ＰＭ）はＰＭ−（ＲＭ＋Ｆ
Ｍ）／２ として算出できる。
［発明の効果コ
以上のように本発明によれば、アライメントマーク信号
の位置検出シーケンスのほとんどをハードウェアによっ
て行なうので、ソフト的なデータ処理のステップ数が極
めて少ない。従ってアライメントマーク検出に要する時
間を短縮することができる。
の位置検出シーケンスのほとんどをハードウェアによっ
て行なうので、ソフト的なデータ処理のステップ数が極
めて少ない。従ってアライメントマーク検出に要する時
間を短縮することができる。
第１図は本発明が適用される半導体焼付装置の全体の概
略構成図、第２図はブレビプリアライメント月光学系の
実施例を示す構成図、第３図は電気処理系のブロック図
、第４図はテレビ画面の画素分割説明図、第５図はプリ
アライメントマークのＸ方向、Ｙ方向に濃度加算した時
の濃度分布である。 ３・・・ウェハ、６・・・撮像管、２２・・・Ａ／Ｄ変
換器、２４、２８・・・加算器、４１．４５・・・カウ
ンタ、４３、４７川メモリ、４４．４８川レジスタ＆カ
ウンタ。
略構成図、第２図はブレビプリアライメント月光学系の
実施例を示す構成図、第３図は電気処理系のブロック図
、第４図はテレビ画面の画素分割説明図、第５図はプリ
アライメントマークのＸ方向、Ｙ方向に濃度加算した時
の濃度分布である。 ３・・・ウェハ、６・・・撮像管、２２・・・Ａ／Ｄ変
換器、２４、２８・・・加算器、４１．４５・・・カウ
ンタ、４３、４７川メモリ、４４．４８川レジスタ＆カ
ウンタ。
Claims (1)
- 所定形状の位置検出用マークを具えた物体を撮像する撮
像手段と、該撮像手段により得られた画像信号を所定の
タイミングでサンプリングして該画像信号をそれぞれが
該画像各部の濃度を表わす多数の画素データに分割する
手段と、該画素データを所定の座標方向に関して加算す
る加算手段を具え、前記位置検出用マークが所定形状を
有することにより得られる前記加算手段の加算出力デー
タを位置情報として前記位置検出用マークの位置を検出
する位置検出装置であつて、前記加算出力データのオー
バーフローを検知する手段と、オーバーフロー発生画素
のアドレスを記憶する手段と、前記画素アドレスより前
記位置検出用マーク位置を演算する手段とを有すること
を特徴とする位置検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169202A JPS6147636A (ja) | 1984-08-15 | 1984-08-15 | 位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169202A JPS6147636A (ja) | 1984-08-15 | 1984-08-15 | 位置検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6147636A true JPS6147636A (ja) | 1986-03-08 |
Family
ID=15882096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169202A Pending JPS6147636A (ja) | 1984-08-15 | 1984-08-15 | 位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6147636A (ja) |
-
1984
- 1984-08-15 JP JP59169202A patent/JPS6147636A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688088A (en) | Position detecting device and method | |
| US4628531A (en) | Pattern checking apparatus | |
| US4450579A (en) | Recognition method and apparatus | |
| US7024041B2 (en) | Pattern inspection apparatus and method | |
| JPS6236635B2 (ja) | ||
| JPH025011B2 (ja) | ||
| US5850467A (en) | Image data inspecting method and apparatus providing for equal sizing of first and second image data to be compared | |
| JPH1096613A (ja) | 欠陥検出方法及びその装置 | |
| JPS5832147A (ja) | レチクル検査方法 | |
| JPS6147636A (ja) | 位置検出装置 | |
| JPS6062118A (ja) | 位置検出装置 | |
| JPS6221219A (ja) | 位置検出装置 | |
| JPS6354680A (ja) | 位置検出装置 | |
| JPS5976425A (ja) | 半導体用焼付装置 | |
| JP3507087B2 (ja) | 撮像装置 | |
| JPS60195932A (ja) | 位置検出装置 | |
| JPS6060503A (ja) | 位置検出装置 | |
| JPS6147637A (ja) | 位置検知装置 | |
| JPS59158522A (ja) | 半導体焼付装置用位置検知機構 | |
| JPS60225429A (ja) | 位置検出装置 | |
| JPS61271816A (ja) | 半導体ウエハとウエハ識別装置 | |
| JPS60195933A (ja) | 位置検出装置 | |
| JPS60222860A (ja) | 位置検出装置 | |
| JPH0129643Y2 (ja) | ||
| JPS59100528A (ja) | 位置検知方法 |