JPS59100533A

JPS59100533A - 位置検知装置

Info

Publication number: JPS59100533A
Application number: JP57210927A
Authority: JP
Inventors: Naoki Ayada; 綾田　直樹; Yasumi Yamada; 山田　保美
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1982-11-30
Filing date: 1982-11-30
Publication date: 1984-06-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】不発明は、被検物体を所定位置に位置合わせするに先立
って被検物体のパターンの位置を検知するだめの装置に
関し、殊に半導体焼付工程でウェハーあるいはマスク（
又はレチクル）を位ｆｉ合わせする場合、テレビカメラ
等の撮像手段で撮像して得た画像信号からパターン位置
を正確に検知するための装置に適する。

従来、半導体焼付は装置でマスクとウェハーを自動的に
整合させる際にはウェハーの外形、例えば円板の一部を
切除した形状を利用して機械的に予備の位置合わせ（こ
れをグリ・アライメントと呼ぶ）を行い、しかる後にマ
スクとウェハーにそれぞれ設けたアライメントマークを
先覚的に検知−し、である。

そして光Ｂ的検知の方法としては、例えばレーザー光で
マスク及びウェハー上のアライメントマークを光走査し
、アライメントマークからの反射光を７．ｉ）セルで受
光する方法、あるいはテレビジョ′ン（以下、テレビと
称ス）カメラでアライメントマークを撮像し、そのビデ
オ信号を電気的に処理してアライメントマークの相対位
置を知る方法−等が知られている。

ところでブリ・アライメントの位置設定ＲＬは、この方
法が機械的精度に依存するためせいぜい±１［］０μｍ
程度であるから、光電検知を行う場合の検知視野を数１
００μｍ以上にして精度の悪さを補う必要がある。しか
しながら、検知視野を広くすると、信号検知に要する時
間が長くなり（現実には複数回の走査を行うため）、あ
るいは視野が広いと光学系の性能との関係で検知精度が
制約を受ける等の難点がある。また初期状態でウニ・・
−とマスクの位置ずれが太きければ、オートアライメン
トに要する時間は著しく長くなる。

他方、半導体焼付装置、特にマスク上の回路パターンを
投影光学系によりウェー・−上に投影する形式の装置で
は投影光学系を通してアライメントマークを検知するＴ
ＴＬ方式と、撮影光学系の投影野（投影像の形成される
領域）の外側位置でウニ・・−の精密な位置合わせな行
い、その後投影府内に高精度で移動させて予め正確に設
定したマスクとのアライメントを達成するオフアクシス
方法が代表的である。しかしながら、前者は前述した広
い検知視野に伴う問題があり、後者は高精度の移動を笑
現するために極めて高価麿測長器と精密移送機構が必要
となる。

上１／Ｃ−ＡＥ　ヘた、−次元の光走査を行いアライメ
ントマークを検知する方法と面照明した物体をテレビカ
メラ等で２次元光走査を行って検知する方法を比較する
と、−次元走査を行う方法は信号の電気的処理が簡羊と
なる反面、アライメントマークを捜し出すのに時間が掛
る場合があり、他方、２次元的走査を行う方法ではアラ
イメントマークを捜し出す時間が短いが、その画像テー
クが二次元情報であるため信号処理が複雑となる欠点が
ある。

不発明の目的は、ＰＪｒ定パターンの位置を高速度で検
知することにろり、特に要求される性能に応じて高ｆａ
ｌｌｉの検知にも対処し得る様にすることである０そして不発印」によれば、以降実行される過程あるいは
フォトマスクの特性等に応じて決まる精度を十分実現し
、また必要のない過性能の検知を行う無駄時間を無くす
効果がある。

−）”？ −１，− 以下、図面に従って本発明の詳細な説明する。まず外観
を描いた第１図で全体の構成を概／脱する。

１は集積回路パターンを具えたマスクで、他のマスクセ
ッテングマークやファイン・アライメントマークを具え
るものとする。２はマスク・チャシフで、マスク１を保
持してマスクｌを平面内並びに回転方向に移動させる。

３は縮小投影レンズ、４は感光層を具えるウェハーで、
ファイン・アライメントマークとブリ・アライメントマ
ークを具えるものとする。５はウェハー・ステー７であ
る。ウェハー・ステー７５はウェハー４を保持してそれ
を平面内並びに回転方向に移動させるものであり、また
ウェハー焼付位置（投影骨内）とテレビ・プリアライメ
ント位置間を移動する。６は、テレビ・プリアライメン
ト用検知装置の対物レンズ、７は撮像管又は固体撮像素
子、８は映像観察用のテレビ受像器である。９は双眼ユ
ニットで、投影レンズ役立つ。１０は、光源１０ａを発
したマスク照明光を収束させるための照明光学系盤ひに
ファイン・アライメント用の検知装置を収容する上部ユ
ニットである。

ウェハー・ステージ５は、図示しないウェハ一般送手段
により搬送されたウニ・・−を所定の位置で保持し、ま
ず、テレビ・プリアライメント用対物レンズ６の視野内
にウェハー上のアライメントマークが入る位置まで移動
する。この時の位置精度は機械的なプリアライメント精
度によるものであり、対物レンズ６の視野はおよそ直径
１　ｍｍ〜２　ｍｍ程度である。この視野内のアライメ
ント・マークは撮像管７で検知され、テレビ・プリアラ
イメント用の光学系内に設けられたテレビ・プリアライ
メント用基準マーク（後述）を基準として、そこからの
アライメント・マークの座標位置が検出される。一方、
投影光学系のオートアライメント用検知位置と前述のテ
レビ・プリアライメント用基準マークの位置はあらかじ
め設定されているのでこの２点の位置と、テレビ・プリ
アライメントマークの座標位置からオートアライメント
位置へのウニ・・−・ステージ５の送り込み量が決めら
れる。

テレビ・プリアライメントの位置検出精度は±５μ以下
であり、テレビ・プリアライメント位置からファイン・
アライメント位置までのウェハーステージの移動で発生
する誤差を考慮に入れても、±１０μ程度である。従っ
てファインアライメントは約±１０μの範囲で行えばよ
く、これは従来のファインアライメントの視野範囲の１
／１００以下の範囲であり、ファインアライメントが従
来より高速で行えることになる。

第２図はテレビ・プリアライメント用検知装置の実施例
を示しており、図中の縮小投影レンズ３．ウェハー４．
対物レンズ６、撮像管７は第１図と同一である。

他方、１１は照明用光源で、例えばハロゲンランプヲ使
用する。１２はコンデンサーレンズ。１３Ａと１３Ｂは
交換的に着脱される明視野絞りと暗視野絞りで、図では
明視野絞す１３Ａを光路中に装着している。コンデンサ
ーレンズ１２は光源１１ヲ明視野絞り上に結像する。１
４は照明用リレーレンズ。１５は接合プリズムで、接合
プリズム１５は照明系の光軸と受光系の光軸を共軸にす
る機能を持ち、内側反射面１５ａと半透過半射面１５ｂ
を具える。ここで光源１１、コンデンサーレンズ１２、
明又は暗視野絞り１３Ａと１３Ｂ、照明リレーレンズ１
４、接合プリズム１５、対物レンズ６は照明系を構成し
、対物レンズ６を射出した光束はウェハー６上を落射照
明する。

次に１６はリレーレンズ、１７は光路を折曲げる鏡、１
８はテレビ・プリアライメント用基準マークを有するガ
ラス板で、基準マークはいわば座標の原点を与える機能
を持つ、従ってプリアライメントマークはＸ座標の値と
Ｙ座標の値として検出されることになる。１９は撮像レ
ンズで、上に述べた接合レンズ１５、リレーレンズ１６
、鏡１７、ガラス板１８、撮像レンズ１９そして撮像管
７と共に受光系を構成し、対物レンズ６を通る光路は接
合プリズムの内側反射面１５ａで反射して半透過面１５
ｂで反射し、再度内側反射面１５ａで反射してリレーレ
ンズ１６へ向う。ウニノ・−４上のζ プリアライメントマーク像は基準マークを有するガラス
板１８上に形成された後、基準マーク像と共に撮像管７
の撮像面に結像する。

他方、第３図（５）に例示したテレビ・プリアライメン
トマークあるいは後述するファイン・アライメントマー
クはウェハーのスクライブライン中に設けるのが望まし
いが、ウェハー上の特定のチップパターンの位置に設け
ても良い。図示のマークはスクライブライン内に設けた
十字形状のマークで、十字パターンの方向が撮像管の走
査方向とほぼ平行及び垂直になる様に配列する。またも
し、十字パターンを例えば走査方向に４５°の傾きを持
つ微小なバー状突起の集合で構成し、この突起に直角な
方向から照明光が当る様に暗視野照明すれば極めて明瞭
なパターン形状を撮像できる。

また基準マークは、例えばクロムマスクをエツチングし
て作られた十字線パターンでよい。

十字線の線巾位置は任意でよいが、テレビの視野の隅の
方に位置し、テレビの走査線方向と平行及び直交したも
のであることが望ましい。

この基準マークは前述した様にクロム薄膜から出来てお
り光を透過させないので明視野状態で観察することによ
り暗視野状態より、より高いＳ／Ｎ比で検出する事が出
来る。つまり、まず明視野状態で、基準マーク位置を読
み取り、次に暗視野状態でプリアライメントマークを読
み取るものである。

第２図へ戻ってプリアライメントマークの検知作用を述
べるが、検知したビデオ信号の電気処理については後述
する。照明用光源１１からの光束はコンデンサーレンズ
１２で収斂されて明視野絞す１３Ａ又は暗視野絞り１３
Ｂの開口を照明し、更に照明リレーレンズ１４を通過し
、接合フ。

リズムの半透過面１５ｂを透過して反射面１５ａで反射
し、対物レンズ６を通ってウニノ・−４を照明する。

ウニ・・−４の表面で反射した光束は対物レンズ６で結
像作用を受け、接合プリズム１５へ入射して反射面１５
ａで反射し、次いで半透過面１５ｂ、反射面１５ａで反
射してこれを射出し、リレーレンズ１６でリレーされて
鏡１７で反射し、ガラス板１８上に結像した後、撮像レ
ンズ１９により撮像管７上に結像する。その際、上記し
た様に明視野絞り１３Ａを入れた状態でガラス板１８上
の基準マークを撮像してその像で座標の原点を決め、続
いて暗視野状態に切換えてプリアライメントマーク像が
明瞭に見得る様にし、これを撮像してプリアライメント
マーク像の位置を検出する。

後述する電気的処理により検出された、プリアライメン
トマークの位置に応じてウニノ＼−・ステージ５はウェ
ハー４が投影レンズ３０投影野中の規程位置４′を占め
る様に移動して停止する。

なお、ウニ・・−４を一旦標準位置にアライメントし、
その投影野牛へ移動させる様に変形しても良い。

次にマスク１をウェハー４に対してアライメントするわ
けであるが、第３図（Ｂ）はとのファインアライメント
に使用するアライメントマークの例を示している。ここ
でＷｌ、　Ｗ２　、　Ｗ３．　Ｗｌはウェハーに書込ま
れた棒状のエレメントで、走査線Ｌ　Ａに対して４５°
を成す平行なニレメン　トＷ、、Ｗ２と逆傾斜の平行な
ニレメン）　Ｗ３　、　Ｗ、である。またＭｌとＭ２は
マスクに書込まれた棒状のエレメントで、走査線に対し
て４５°を成し且つ逆傾斜である。

なお、走査線と平行なＸ方向、それと垂直なＹ方向そし
て回転方向の３自由度を押えるためにマスク及びウェハ
ーのアライメントマークは夫々２個１組として書込む。

第４図はファインアライメントのためのマーク検知装置
で、その構成はほぼ特開昭５４−５４０５６号等で知ら
れている。符番２０はレーザー光源、２１は集光レンズ
、２２は回転多面鏡である。また２３はそれぞれリレー
レンズ、２４は顕微鏡対物レンズ、２５は顕微鏡対物レ
ンズ２４の一方の焦点面に配された絞りである。２６は
それぞれビームスプリンター、２７は観察照明部で、観
察照明部２７を発した光束はビームスプリッタ−２６で
反射し、絞り２５の位置に一旦集光した後顕微鏡対物レ
ンズ２４を通してマスク１を垂直落射照明する。

一方、２８は集光レンズ、２９は、マスク１およびウェ
ハー４で正反射した光束を遮断するフィルター、３０は
フォトセルでアル。

以上の構成で、レーザー光源２０からのレーザー光は集
光レンズ２１で収束し、発散して回転多面鏡２２の１鏡
面へ入射し、走査作用を受ける。

続いてレーザー光はリレーレンズ２３、ビームスプリッ
タ−２６、顕微鏡対物レンズ２４を経て、マスク１上に
集光し、また投影レンズ３に関してマスク１と共役なウ
ェハー４上に集光して、その上を走査する。第３図Ｂの
走査線ＬＡの様にレーザー光でアライメントマークを走
査すると、アライメントマークの端縁で散乱された光は
顕微鏡対物レンズ２４、リレーレンズ２３．２番目のビ
ームスプリッター２６を経て、集光レンズ２８へ入射、
し、フィルター２９で正反射成金が遮断された後フォト
セル３０へ入射し、パルス列として出力される。第３図
Ｂにおいて、マスク１とウェハー４のＸ方向のずれはＷ
＋とＭｌの間隔とｗ３とＭ２の間隔の等量の偏差、Ｙ方
向のずれはｗｌとＭｌの間隔とＭ２とＷ４の間隔の等量
の偏差として現われるから、各間隔に対応するパルス間
隔からＸ方向及びＹ方向の値が算出される。

そして第４図ではマスク１とウェハー４の片側のアライ
メントマークを検知しているが、実際には両側を同時に
測定する構成になっているので、両方のＸ方向、Ｙ方向
の値からマスク１とウェハー４のＸ方向、Ｙ方向、回転
方向の誤差を算出できる。

従って、本装置ではマスク１を保持するマスク・ホルダ
ー２を算出された値だけＸ方向、Ｙ方向、回転方向に移
動させて、マスク１とウェハー４を精密にアライメント
し得る。このアライメントが終了すれば光源１０ａから
の照明光でマスク１を照明し、投影レンズ３で縮小投影
された回路パターン像でウェハー４を露光する。

なお、如上のファインアライメント検知装置の視野を縮
小した場合にはマスク１も所定精度でセツティングして
おくととになるが、これはファインアライメント検知装
置を使用してアライメントマークの外側に配したセツテ
ィングマーク１ａを検知する従来のプリアライメント方
法実施例第５図はテレビ・プリアライメント及びファインアライ
メントの電気処理系の概略を示す。

ＡＵテレヒカメラヘノド部で、撮像管あるいはＣＣＤ等
の固体撮像素子、Ｂはテレビカメラ部を制御するテレビ
カメラコントロール部、Ｃはテレビ・プリアライメント
検知回路である。またＤはフォト・トラン７スタ及びア
ンプ等から成る光センサ一部、Ｅはファインアライメン
ト検知回路、Ｆはマイクロコンピュータやメモリー等か
ら成る制御回路である。

テレビ・プリアライメント検知回路Ｃはテレ、ビカメシ
ヘッドＡを駆動するテレビ同期信号を発生し、テレビカ
メラコントロール部Ｂに伝達する。一方、テレビカメラ
ヘッド部Ａで走査された画像信号はテレビカメラコント
ロール部Ｂヲ介して、ビデオ信号として、テレビ・プリ
アライメント検知回路Ｃへ送られる。テレビ・プリアラ
イメント検知回路Ｃでは、これらのビデオ信号をデジタ
ル処理し、それらのデータから制御回路Ｆ中のマイクロ
コンピュータが例えば第３図Ａに示したテレビ・プリア
ライメントマークの位置を検知し、この位置情−報をも
とにウェハーステージを焼付は光学系のオートアライメ
ントの位置まで移動する。

オートアライメントにおいては、例えば第３図Ｂのパタ
ーンによる反射光をフォトセンサＤが検知し、その信号
はオートアライメント検知回路Ｅにてデジタル化されパ
ターン間隔が計測される。この計測されたパターン間隔
データは再び制御回路Ｆ中のマイクロコンピュータによ
って処理されウェハーとマスクのアライメントが行われ
る。

第６図は、テレビ・プリアライメント検知回路の一実施
例を示すブロック図である。

第３図Ａに示したテレビ・プリアライメントマークを検
知する方法は色々あるが、第６図に示した実施例はテレ
ビの画像を画素に分解し、この画素の濃度をＸ方向（水
平方向）及びＹ方向（垂直方向）に夫々、加算するもの
である。

加算することによる利点は、■加算によりランダム・ノ
イズが平均化されＳ／Ｎ比がよくなる。■Ｘ方向とＹ方
向の位置検知が独立に行うことができ検知が簡単になる
。■画像データを格納するメモリの容量が少なくなる等
があげられる。

第６図のブロック図において破線で四重れたブロックＸ
は、Ｘ方向の画素の濃度を加算するブロック、ブロック
ＹはＹ方向の画素の濃度を加算するブロックである。

第６図において、３１はビデオ・アンプ、３２はアナロ
グデジタル変換器、３３はランチであり、テレビカメラ
コントロール部（第５図Ｂ）から送られるビデオ信号は
ビデオアンプ３１で増巾され、アナログデジタル変換器
３２でデジタル化された後ラッチ３３に格納される。ラ
ッテ３３の出力データはＸ方向の加算ブロックＸとＹ方
向の加算ブロックＹへ出力される。ブロックＹにおいて
３４はＹ方向にデータを加算する加算器、３５は加算器
３４の出力データをランチする加算出力ランチ、３６は
加算出力ラッテ３５のデータを格納するＹ方向積算メモ
リ、３７はメモリ３６の出力データをランチする加算入
力ランチである。

ブロックＸにおいて、３８はＸ方向にデータを加算する
加算器、３９は加算器３８の出力をラッチするランチ、
４０はラッチ３９の出力データを格納するＸ方向積算メ
モリである。

これらの回路におけるデジタル・データのビット数に特
に限定はないが、例えばアナログ・デジタル変換器３２
が８ビツト、加算器３４．３８及びメモ１Ｊ３６，４０
が１６ビツト構成である〇一方、４１はテレビ・プリア
ライメント検知回路のタイミングや／−ケンスを制御し
、またメモリ３６のリート・ライト及びチップセレクト
をコントロールする７−ケンス及びメモリコントロール
回路、４２はブロックＸ中のメモリ４０を制御するメモ
リコントロール回路である。４３はソーケンス及びメモ
リコントロール回路４１をマイクロプロセッサ（不図示
）が制御するためのコントロールレジスタで、レジスタ
の入力はマイクロプロセッサのデータバス４４に接続さ
れている。

−！、た、マイクロプロセッサは、このデータバス４４
を介して、メモリ３６　、３７にアクセスする事が可能
である。４５　、４６　、４７　、４８はそのためのバ
ッファであり、バッファ４５．４７はマイクロプロセッ
サがメモリにデータをライトする時、又バッファ４６．
４８はデータをリードする時動作する。４９はクロック
回路、５０　、５１はＸ方向積算メモリ３６のライト・
アドレス及びリード・アドレスを発生する、メモリ・ラ
イト・アドレス回路及びメモリ・リード・アドレス回路
である。５２はメモリのリード・アドレスとライト・ア
ドレスを切換えるアドレスセレクタ、５３はマイクロプ
ロセッサがメモリ３６をアクセスする時のアドレスバッ
ファであり、マイクロプロセッサがアクセスする時以外
は、アドレスセレクタ５２の出力が選択されており、バ
ッファ５３の出力は禁止されている。５４はＸ方向積算
メモリ４０のアドレスを発生するメモリ・アドレス回路
、５５はメモリアドレス回路５４のアドレスとマイクロ
・コンピュータがメモリ４０をアクセスする時発生する
アドレスの切換をするアドレスセレクタである。

５６はクロック回路４９のクロックを基準にＴＶの水平
同期信号、垂直同期信号、ブランキング信号等を発生す
るＴＶ同期信号発生回路である。

５７．５８はマイクロコンピュータのデータバス４４に
接続された夫々、Ｘ位置表示レジスタ、Ｘ位置表示レジ
スタ、５９はマーカー表示回路であり、テレビ・プリア
ライメントにおいて検出したアライメントマークの位置
をマイクロプロセッサがＸ位置表示レジスタ５７及びＸ
位置表示レジスタ５８に出力することにより、マーカ表
示回路５９によりミックス信号として、ＴＶカメラコン
トロール部のビデオ入力端子−＼送られる。

続いて第６図のテレビ・プリアライメント検知回路の機
能及び動作について説明する。

テレビ・プリアライメント検知回路の機能は、■Ｘ方向
のデータの積算、■Ｙ方向のデータの積算、■プリアラ
イメントマーク検知位置のＴＶモニタ上への表示である
。

このうち、Ｘ方向のデータの積算及びＹ方向のデータの
積算は、テレビ・プリアライメント検知回路のハードウ
ェアが加算を実行し、その加算データをメモリに格納す
る。データの加算はテレビ信号の１フレ一ム単位で行わ
れ、後述する様に必要に応じて、■フレームの加算で終
了してもよいし、或は複数のフレームの加算を行っても
よい。いずれの場合でも、加算中は、メモＩＪ　３６，
４０のデータ・バス及びアドレス・バスは、マイクロプ
ロセッサのデータ・バス４４及びアドレス・バスから電
気的に切り離されており、メモリ３６のアドレスはアド
レスセレクタ５２、メモリ４０のアドレスはアドレス回
路５４のアドレス（で接続され、シーケンス及びメモリ
コントロール回路４１、及びメモリコントロール回路４
２から・・−ド的に発生するリー　ドライド信号及びチ
ップセレクト信号の制御のもとに加算が実行される。

所定のフレーム数の加算が終了すると、シーケンス及び
メモリコントロール回路４１からインタラブド信号線Ｉ
ＮＴ上に加算終了信号が発生する。この加算終了信号の
発生後、マイクロプロセッサは、メモリ３６及びメモリ
４０にアクセスを行い、加算データからテレビ・プリア
ライメントマーク位置を検知する。マイクロプロセッサ
がメモＩＪ　３６，４０をアクセスする時は、当然なが
らメモリのアドレス、リードライト信号、チップセレク
ト信号等はマイクロコンピュータの制御信号によって行
われる。またメモリ３６のデータはバッファ４６、メモ
リ４０のデータはバッファ４８を経由してデータバス４
４に送られ、マイクロプロセッサに読み取られる。

ところで、第６図中プロツクＸにおけるＸ方向の加算、
ブロックＹにおけるＹ方向の加算を説明する前に第７図
を参照して画素の分割方法について述べる。第７図はテ
レビ画面をＸ方向にＮ分割、Ｙ方向にＭ分割した画素を
表わしている。画素Ｐβｉは、行β番目、列１番目の画
素を示す。Ｙ方向の分割数Ｍは通常、水平走査ライン数
と一致しており、従って画素に分割するためには、−水
平同期信号区間内に、アナログーテジタル変換器（第６
図３２）にてＮ回すンプリングを行えばよい。

従ってＸ方向の加算はＳｘ＋＝ＤＡＴＡ（Ｐｎ）＋ＤＡＴＡ（Ｐ＋２）＋　−
−＋　ＤＡＴＡ（ＰＩＮ）、５Ｘ２＝　ＤＡＴＡ（Ｐ２
１）＋ＤＡＴＡ（Ｐ２２）＋・・・・・・＋ＤＡＴＡ（
Ｐ２Ｎ）、ＳＸＭ　＝ＤＡＴＡ（Ｐ＋、ｏ）　＋ＤＡＴ
Ａ（ＰＮ＋２）＋・・・＋ＤＡＴＡ（ＰＮ＋　Ｎ　）、
Ｙ方向の加算はＳ　ｙ　１＝　ＤＡＴＡ（Ｐ　＋□）　＋　Ｉ）ＡＴＡ
（Ｐ２υ＋・・・・・＋ＤＡＴＡ（Ｐ　Ｍ＋　）、Ｓ　
Ｙ２　＝　ＤＡＴＡ（Ｐ　１２）　＋　ＤＡＴＡ（Ｐ２
□）＋・・・・・・＋ＤＡＴＡ（ＰＭ２）、Ｓ　Ｙ　Ｎ
　＝　ＤＡＴＡ（Ｐ　ＩＮ　）　＋　ＤＡＴＡ（Ｐ２Ｎ
　）＋・・・・・＋ＤＡＴＡ　（Ｐ　Ｍ　Ｎ　）、であ
られされる。

加算が終了した時点で、Ｘ方向積算メモ１）４０内には
Ｓｘ＋　＋　ＳＸ２・・・・ＳＸＭのデータが、Ｙ方向
積算メモリ３Ｇ内にはＳｙ＋　＋　ＳＹ２・・・・・・
ＳＹＮのデータが格納される。テレビの走査は、インタ
ーレース方式ではなく、線順次方式であるとすると、ア
ナログ・デジタル変換器３２から出力されるデータの順
序はＤＡＴＡ（Ｐｏ）　、　ＤＡＴＡ（Ｐ＋２）、・・
・・・ＤＡＴＡ　（Ｐ　ＩＮ　）、ＤＡＴＡ　（Ｐ２゜
）、・・・・・・ＤＡＴＡ（ＰＭ、Ｎ　）である。

従ってＸ方向の加算は一走査ライン加算し続け、その結
果をメモリに格納すればよいのに対して、Ｙ方向の加算
は、−画素毎にメモリからデータを読み出し、加算し、
その結果を今、読み出したアドレスに格納しなければな
らない。

水平方向の分割画素数Ｎは要求されるアライメント精度
によって決定されるが、通常は５００画素程度であり、
従って一画素のサンプリングレートは１００ナノ秒以下
になる。そこでＹ方向の加算においては１００ナノ秒以
内に、アナログテジタル変換、メモリのり一ド／ライト
、加算の動作を行わなければならない。これは、ハード
ウェアに莫大な負担がかかり、簡単には実現できない。

この問題を解決するために、第６図の加算回路はＹ方向
の加算において、アナログ・デジタル変換器３２の出力
と加算器３４０入力の間、加算器３４の出力とメモリ３
６の入力の間及びメモリ３６の出力と加算器３４の入力
に、夫々ラッチ３３．３５３７を設け、高速の演算を比
較的簡単に実現している。この回路では、アナログ・デ
ジタル変換、メモリのＩＪ−ドライド信号の動作の各々
を１００ナノ秒以下で行えばよいので、見かけ上、動作
スピードが従来の例に比べて３倍遅くてよく、ハードウ
ェアの設計が非常に楽になる。

続いて加算回路の時系列的な動作を、第１表と第２表を
用いて詳しく説明する。

これら２表は横方向の動作サイクルを取り、各デバイス
のデータの流れを示した図で、第１春はＹ方向の加算（
第６図ブロックＹ）、第２表はＸ方向の加算（第６図ブ
ロックＸ）の動作を示したものである。

まず、第１表について説明すると加算の動作は基本的に
は３つのサイクルから族９立っておｐ、ＴＩ、Ｔ２．Ｔ
３は例えば前述した様に各々１００ナノ秒間である。ま
た動作の都合上告々のサイクルＴＩ、Ｔ２．Ｔ３は夫々
５０ナノ秒に２分割されておシ、それらはｔＩＩ　ｒ　
ｔ１２＋　ｔ２１　ｒｔ２２　＋　ｔ３１　＋　ｔ３２
　　で表わされる。

今、β走査ライン目（０５４５Ｍ）の１番目（０≦ｌ≦
Ｎ）の画素う１、（第７図参照）の濃度のデータをＤＡ
ＴＡ（Ｐｚ、ｉ）とする。クロックサイクルＴ１におい
てアナログ・デジタル変換器３２でデジタル化されたデ
ータＤ　Ａ　Ｔ　Ａ（Ｐ、６．ｉ）は、次のクロックサ
イクルＴ２において、ラッチ３３に格納され（第８図■
）、加算の一方の入力データとなる。

一力、サイクルｔ１２　　において、１番目のメモリの
内容ｓ、、−Ｉ＋’がリードされ、サイクルＴ２に、デ
ータＳノー１．ｉ（第８図■）が加算入力ラッチ３７に
格納される。このデータＳＡ−＋＋ｉは行１番目のデー
タを１列からＣｌ−１）列まで加算したデータで次式の
様に書ける。

Ｓｚ−＋　、　ｉ　＝ＤＡＴＡ（Ｐ＋、　ｉ）　＋ＤＡ
ＴＡ（Ｐ２＋　ｉ）十・・・・十ＤＡＴＡ（Ｐ）−１＋
’）即ち、データｓ、、　ｌ　＋　’は、−走査ライン前ま
でのｉ番目の列のデータの加算値で、これが加算器３４
の他方の入力データとなる。加算器３４は、サイクルＴ
２において、これらの２つの入力データＤＡＴＡ（ＰＡ
　、　ｉ　）とＳ、、、ｉの加算を行う（第８図■）。

加算結果のデータは、サイクルｔ２１　の終了時には、
確定したデータとして加算器３４から出力され、サイク
ルｔ２２　において、加算出力ラッチ３５にラッチされ
る（第８図■）。

このデータは、Ｓｚ、ｌで表わすことができ、Ｓノ、　
ｉ　＝ＤＡＴＡ（Ｐ）、ｉ）＋８７１．ｉ　　である。

次にサイクルＴ３の前半、ｔ３．においてデータＳｉｉ
を１番目のメモリに再び格納する（第８図＠）。この格
納されたデータＳ！、１は次の走査ラインβ＋１の１番
目の画素まで保持され、再び画素Ｐノ刊、ｉのデータと
加算される。この様にしてＭラインの走査が終了すると
１番目のメモリにはＳｙｉ　＝ＤＡＴＡ（Ｐｌ、　ｉ）十ＤＡＴＡ（Ｐ２．
　ｉ）　十−−＋　Ｐｙｉ　（”Ｍｌ　ｔ　）の加算データが得られる。

この様に、アナログ・デジタル変換、加算、メモリのり
一ド／ライトの各動作は１サイクル１００ナノ秒で行わ
れ、アナログ・デジタル変換、加算、メモリのり一ド／
ライトの１処理は３サイクル、３００ナノ秒要するが、
各動作が並列動作であるため、十分長いサイクル動作の
場合は、１処理が１サイクル、１００ナノ秒で行われる
のと等しくなる。

尚、第８図（ａ）に関してつけ加えると、メモリに対す
る動作に注目すると、（１）番目のメモリ・リード→（
ｉ−１）番目のメモリ・ライト→（ｉ＋１）番目のメモ
リ・リード→ｉ番目のメモリ・ライト・・・と言う動作
になる。従って、第６図に示した様にメモリ・ライトア
ドレス回路５０とメモリ・ライトアドレス回路５１の２
つのアドレス発生回路を設け、リード・ライト信号に従
ってアドレス・セレクタ５２を切換え、アドレスを発生
させるものである。

／次に第２表を用いてＹ力向の加算を説明すると、サイク
ルＴ１で、アナログ・デジタル変換器３２で変換された
画素Ｐノ、ｉのデータＤＡＴＡ（Ｐｚ、ｉ）は、サイク
ルＴ２でラッチ３３に格納される（これは第８図（ａ）
と同じ動作であり、■で示す）。

一方、ラッテ３９には、ｌ走査ラインの１番目から１−
１番目までの画素の加算データ；ＳＡ、　ｌ−＋　＝Ｄ
ＡＴＡ（Ｐ、ｘ、　＋）　＋ＤＡＴＡ（ＰＣ２）＋・・
・・・十ＤＡＴＡ（Ｐ）＋Ｉ　　＋）が格納されており、サイクルＴ２でこのデータＳｚ、ｉ
−＋とデータＤＡＴＡ（Ｐ）、１）が加算器３８で加算
される（第８図＠）。この加算結果はＳｚ、　ｉであシ
、次のクロックサイクルＴ３でラッチ３つにラッチされ
る（第８図［Ｆ］）と同時に、クロックサイクルＴ３に
おける加算の一方の入力となる０この様にＸ方向の加算においては、入力データは一走査
ライン内で、次々と加算され、走査ライン終了時にＳｘ、　Ａ　−ＤＡＴＡ（Ｐｃ　ｌ　）　＋　ＤＡＴＡ
（Ｐ７．２　）　＋・・・−＋ＤＡＴＡ（Ｐ）、Ｎ）の加算データを得る。従って一走査ラインが終了し、次
のライン走査が開始される水平走査帰線時間内に、この
データＳＸ、、をＹ力向の積算メモリ４０内のβ番目の
メモリに格納すればよい。

この様にフレームの開始から終了まで以上述べた動作を
くり返すことによりＸ方向、Ｙ力向のデータの積算が得
られたことになる。

第８図は、本発明の他の実施例で、第６図におけるＸ方
向の加算（ブロックＸ）、Ｙ力向の加算（ブロックＹ）
を一つのハードウェアのブロックで行うものである。

図において、３１〜３７及び４５．４６は第６図と全く
同じであり、加算出力ラッチ３５の出力及び加算人力ラ
ッチ３７の出力を選択し、加算器３４の一方の入力に伝
えるデータ・セレクタ６０が設けられる。このデータ・
セレクタは第６図４１のシーケンス及びメモリコントロ
−ル回路の制御下にいずれかの入力が選択される。即ち
、Ｘ方向の加算時には、加算出力ラノチ３５の出力が、
Ｘ方向の加算時には、加算人カラッテ３７の出力が夫々
選択される。第８図には第６図中に示される他の回路、
たとえば、クロック回路４９、ＴＶ同期信号発生回路５
６等は省略されているが第６図のブロックＸ及びその周
辺の回路、例えば３８．　３９．４０．４２４．７，４
８，５４．５５は本実施例では不用である。

第９図の動作の機能は第６図の動作機能と、はぼ同様で
あるが、動作のフローは異っており、Ｘ方向、Ｙ方向の
積算が同時ではなく、直列的。

時系列的に行われる。まず、第１に加算出力ラソチ３５
の出力がデータセレクタ６０に選択され、Ｘ方向の積算
が実行され、次に加算人カラノチ３７の出力が選択され
Ｙ方向の積算が実行される（なお、順序は逆でもよい）
。この時もか計測した後、Ｙ方向の積算を開始するか、
又はメモリ３６の山谷を他のメモリにテークハスを介し
て転送しテークを退避した後、Ｘ方向の積算を開始すれ
ばよい。

第８図の回路を用いると測定に要する時間は第６図の回
路よりも、長くなるが、ハードウェアが簡単になり、制
御が軽減される効果がある。

ところで、前に述へた様に、本実施例においては積算は
フレーム単位で行われ、複数のフレーム数の積算を行っ
てもよく、シかも、積算フレーム数を任意に選択できる
手段を有している。

第９図はフレームの積算回数を選択的に行うための回路
の一実施例を示すブロック図である。

この第１０図のフレーム積算回数選択回路は、第６図４
１で表わされるシーケンス及びメモリ・コントロール回
路内に設けられている。

第９図中１，７１は積算回数、積算スタート。

積算ストップ等を制御する積算コントロール回路、７２
はテレビの垂直同期信号をカウントするテレビ・フレー
ムカウンタ回路、７３はフレーム回数指示レジスタ、７
４はテレビ・フレームカウンタ回路７２とフレーム回数
指示レジスタ７３の出力を比較するデジタル・コンパレ
ーク回路である。

第９図の動作を説明すると、図示されてないマイクロ・
プロセッサ等から積算開始信号が積算コントロール回路
７１に与えられると、積算コントロール回路７１はＴＶ
同期信号発生回路（第６図５６）から付与されるテレビ
垂直同期信号と同期をとり、テレビフレームカウンタ回
路７２ヘカウントスタート信号を与える。テレビフレー
ムカウンタ回路７２はこのカウントスタート信号により
垂直同期信号の数をカラ７・トし、フレーム数を計数す
る。

一方、積３’Ｅ　フ”−ム回数ハマイクロプロセッサに
よって直接或はオペレータがキーボード等の指示によっ
てマイクロプロセッサを介して、積算コントロール回路
７１を経由してフレーム回数指示レジスタ７３に与えら
れる。デジタルコンバレー・タフ４はこの指示された積
算回数だけテレビフレームカウンタ回路７２が計数した
ら終了信号を積算コントロール回路７１へ付与し、積算
は終了する。

積算回数を選択的に行える利点は ■　画面の濃度やＳＮ比に応じて、積算回数を可変にで
きるため、アライメントマークの検出確度が高くなる。

・澄１　テレビ・ブリアライメントの要求精度、及び要
求スピードに応じた積算回数を選ぶことにより、要求精
度の位置検出を高スピードで実行できる。

等にある。

尚、積算回数を増やすことにより、加算結果にキャリイ
が発生する場合が考えられるので、入力のビデオ信号は
ビデオアンプ３１でゲインがコントロールできる様にな
っていると共に加算器３４．３８にはキャリイ発生を検
知しシーケンス及びメモリ・コントロール回路４１にキ
ャリイ発生を知らせる手段が設けられる（不図示）。

ところで、積算データからアライメントマークの位置を
検出する方法は、本発明においては特に限定されないが
、例えばパターンのピークを検知する方法、或はパター
ンの立上り、立下りのエツジを検出する方法等があり、
これらは前述した様に、積算終了後マイクロ・コンピュ
ータによってソフトウェア的に検知が行われる。

この時アライメントマークの位置の座標は箇２図１８で
示したガラス板上のテレビプリアライメント基準マーク
から計測される。

既に述べた通りこの実施例では、まず明視野状態で基準
マーク位置を読み取り、次に暗視野状態でアライメント
マークを読み取るものである。明視野状態での基準マー
クの読み取りは暗視野状態でのアライメントマークの読
み取りと全く同じ動作であり、異る点は積算データの値
（ビデオ信号の明るい場合、データは大きな値をとると
すると）の中で、アライメントマークはバック・グラン
ドより大きな値を示し、基準マークはバンク・グランド
より小さな値を示す点である。しかし、この値はソフト
ウェア或はハードウェアで、例えば基準マークをバック
・グランドより大きな値にすることは簡単にできるので
本質的ではない。

上に述べた様に、マークによって観察視野を切換える利
点は、基準マークとアライメントマークを夫々ノ・ツク
・グランドの影響の少ない視野状態で観察し、高Ｓ／Ｎ
比のビデオ信号を得る点にある。

第２図中、１３Ａ及び１３Ｂで示した絞りは、夫々、明
視野用絞シ及び暗視野用絞りで図示しない切換手段、例
えばプランジャー等により、電気的に切換可能なもので
ある。この基準マークの位置から計測されたアライメン
トマークの位置ハテレビ・プリアライメント検知回路の
機能の第３番目で述べた様にモニタテレビ９（第１図）
の画面上に表示される０この動作を第６図にて詳しく説明すると、マイクロコン
ピュータ（不図示）により検知位置の座標がデータ・バ
スを介してＸ位置表示レジスタ５７、Ｙ位置表示レジス
タ５８に与えられる。このレジスタ５７．５８の出力は
マーカ表示回路５９に位置データを与える。マーカ表示
回路５９はこの位置表示レジスタとテレビ走査位置の比
較を行い一致した場合ミックス信号としてＴＶカメラコ
ントロールｌ（第５図２２　）へ送られる。テレビ走査
位置は、第７図で示される画素番号で表わすことができ
、Ｘ方向には１番からＮ番、Ｙ方向は１番からＭ番目の
数であシ、これらの位置のカウントはメモリ３６゜４０
アドレスとして発生している。従って、Ｘ方向はＹ方向
の積算メモリ３６のアドレスとＸ位置表示レジスタ５７
の比較、Ｙ方向ばＸ方向の積算メモリ４０のアドレスと
Ｙ位置表示レジスタ５８の比較を行い、一致した時にミ
ックス信号をだせばよい。

このミックス信号は、ＴＶカメラコントロール部２２で
、テレビヘッド２１から得られたビデオ信号とミックス
されたモニタテレビ９上に表示される。

表示するマークは特に限定はなく、十字線でも或は微少
の正方形のパターンでもよく、更に、オペレータに注意
をひくためこのマークが点滅してもよい。

検知位置をテレビカメラが撮像している視野画面上に表
示する効果は、オペレータがテレビプリアライメントの
可否をモニタテレビ上で確認できる点にある。

ところで、今まで述べた様にブリ・アライメント・マー
クのＸ座標、Ｙ座標は高精度で検出できるが、マークの
ＸＹ平面での傾き、即ちθ位置が８蚕な場合もある。

この場合、■１つのマークでθ位置を検出する方法及び
■視野内の２つのマークからθ位置を検出する方法が考
えられるが、１つのマークによる検出はマークの積算デ
ータのピーク値、ピーク巾や傾きから算出されるが、被
検知物の反射率や散乱状態に微妙な影響を受けると共に
、θ位置を算出する方法が非常に難しく、精度のよい検
知ができない。また視野内の２つのマーりによる検出も
、視野内に常に２つのマークを捕捉しなければならない
ので視野を広くする必要がちシ、θ位置をはじめ、Ｘ位
置、Ｙ位置の検出精度が低下する問題がある０本発明は以上の問題を解決し、高精度のθ位置を検知す
ることも可能である。

本実施例においては、皺検知物上に所定の間隔（例えば
Ｘ方向に所定量能れているものとする）離れた２つのマ
ーク位置を設け、まず第１の計測において、前述のマー
クの一力（第１のマーク）をテレビ視野内に納め、これ
まで述べてきた方法で第１のマークのＸ位置及びＹ位置
を検知する。次にウニノ・−ステージ（第１図５）を、
所定量ＸＴだけＸ方向に移動し、他方のマーク（第２の
マーク）をテレビ視野内にとらえ、同様に第２のマーク
のＸ位置及びＹ位置を検知する。

このとき、第１のマーク位置をＸ、、Ｙ、第２のマーク
位置をＸ２．Ｙ２．ステージの移動量をＸＴとすると、
傾きθはで与えられる。

ここで移動量ＸＴを十分大きくとると、θは高精度で求
めることができる。

即ち、上に述べた方法は、ステージの移動という簡便な
方法で高精度に傾きθを検知できるものである。

ところで、要求される位置検出精度によっては傾きθの
検出が不用な場合がある。この様な場合には前述した第
１のマークの検出のみを行い、マーク位置Ｘ、Ｙを検出
しＴＴＬオートアライメントマーク検出の動作に移行す
る。

第１及び第２のマークから傾きθの検知を行うか或は第
１のマークの検知のみ行うかの選択は検知精度等からマ
イクロ・コンビニ・−夕が判断してもよいし、また、オ
ペレータがキー等によ、９指示を与えてもよい。つまり
、やや時間を要するが高精度の位置検出のできる２点測
定を行うか、精度は若干劣るが噴出のスピードアップが
計れる１点検出を行うかの選択を設けることにより、効
率のよい位置検知装置を提供することができる。

【図面の簡単な説明】

第１図は本発明に係る焼付装置の外観を示す斜視図。第
２図はテレビ・ダリアライメント検知系の光学斜視図。第３図Ａはテレビ・プリアライメントマークの平面図で
、Ｂはファイン・アライメントマークの平面図。第４図
はファインアライメント検知系の光学断面図。第５図は
信号処理系の概略を示す電気ブロック図。第６図はテレ
ビ・プリアライメント検知回路例を示す電気ブロック図
。第７図はテレビ画面の画素分割法を説明するための説
明図。第８図はテレビ・ノリアライメント検知回路の別
の例を示す電気ブロック図。第９図はテレビフレーム積
算回数選択回路の電気ブロック図。図中、１はマスク、２はマスク・チャック、３は縮小投
影レンズ、４はウェハー、５はウェハー・ステージ、６
は対物レンズ、７は撮像管、１１は照明光源、１３Ａは
明視野絞り、１３Ｂは暗視野絞り、ＰＭはテレビ・プリ
アライメントマーク、Ｗ１〜Ｗ４とＭｌ・Ｍ２はファイ
ン・アライメントマーク、２０はレーザー光源、２２は
回転多面鏡、２４は顕微鏡対物レンズ、３０はフォト・
セル、Ａはテレビカメラヘット部、Ｂはテレビカメラコ
ントロール部、Ｃはテレビ・ダリアライメント検知回路
、Ｄは光センサ部、Ｅはファイン・アライメント検知回
路、Ｆは制御回路、３１はビデオアンプ、３２はアナロ
グ・テンタルコンバータ、３３はラッチ、３４・３８は
加算器、３５・３９は加算出力ラッチ、３６・４０はメ
モリ、３７は加算入力ランチ、４１１ｄシーケンス＆メ
モリ・コントロール回路、４２はメモリコントロール回
路、４３はコノトロールレジスタ、　　４４１ｒＪ：、
テータハス、４５〜４８はバッファ、４９はクロック回
路、５０はメモリ・ライトアドレス回路、５１はメモリ
・リードアドレス回路、５２はアドレスセレクタ、５３
はバッファ、５４はメモリ・アドレス回路、５５はアド
レスセレクタ、５６はテレビ同期信号発生回路、５７は
Ｘ位置表示レジスタ、５８はＹ位置表示レジスタ、５９
はマーカ表示回路である。出願人　　キャノン株式会社

Claims

【特許請求の範囲】

（１）被検物体を撮像して被検物体に書き込まれたパタ
ーンの位置を検知する装置において、被検物体上の１箇
所のパターンの位置を計６（１ｊする第１の計測モード
と被検物体上の複数箇所のパターン位置を計測する第２
の計測モードを実行する手段と、前記第１の計測モード
と第２の計測モードを選択する選択手段を具える位置検
知装置０シ）前記第２の計測モードは、１回目の計測終了と２回
目の計測開始の間に計測用対物系と被検物体とを一定距
離、相対的に移動する過程を含む特許請求の範囲第１項
記載の位置検知装置。