JPS59100527A

JPS59100527A - 半導体製造装置

Info

Publication number: JPS59100527A
Application number: JP57210921A
Authority: JP
Inventors: Naoki Ayada; 綾田　直樹; Yasumi Yamada; 山田　保美
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1982-11-30
Filing date: 1982-11-30
Publication date: 1984-06-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、被検物体を所定位置に位置合わせするに先立
って被検物体のパターンの位置を検知するための装置に
関し、殊に半導体焼付工程でウェハーあるいはマスク（
又はレゾクル）を位置合わせする場合、テレビカメラ等
の撮像手段で撮像して得た画像信号からパターン位置を
正確に検知するための装置に適する。

従来、半導体焼付は装置でマスクとウェー−帖自動的に
整合させる際にはウェハーの外形、例えば円板の一部を
切除した形状を利用して機械的に予備の位置合わせ（こ
れをプリ・１２イメンＦと呼ぶ）を行い、しかる後にマ
スクとウェハーにそれぞれ設けたアライメントマーりを
光電的に検知し、である。

そして光電的検知の方法としては、例えばレーザー光で
マスク及びウェハー上の７２イメントマークを光走査し
、アライメントマークからの反射光を７オトセルで受光
する方法、あるいはテレビジョン（以下、テレビと称す
）カメ２でアライメントマークを撮像し、そのビデオ信
号を電気的に処理してアライメントマーりの相対位置を
知る方法等が知られている。

ところでプリ・アライメントの位置設定精度は、この方
法が機械的精度に依存するためせいぜい士１００μｍ程
度であるから、光電検知を行う場合の検知視野を数１０
０μｍ以上にして精度の悪さを補う必要がある。しかし
ながら、検知視野を広くすると、信号検知に要する時間
が長くなシ（現実には複数回の走査を行うため）、ある
いは視野が広いと光学系の性能との関係で検知精度が制
約を受ける等の難点がある。また初期状態でウェハーと
マスクの位置ずれが大きければ、オードア２イメントに
要する時間は著しく長くなる。

他方、半導体焼付装置、特にマスク上の回路パターンを
投影光学系によシウェハー上に投影する形式の装置では
、投影光学系を通してアライメントマークを検知するＴ
ＴＬ方式と、撮影光学系の投影野（投影像の形成される
領域ンの外側位置でウェハーの精密な位置合わせな行い
、その後、投影野内に高精度で移動させて予め正確に設
定したマスクとのアライメントを達成するオフアクシス
方法が代表的である。しかしながら、前者は前述した広
い検知視野に伴う問題があυ、後者は高精度の移動を実
現するために極めて高価な測長器と精密移送機構が必要
となる。

上に述べた、−次元の光走査を行いアライメントマーク
を検知する方法と面照明した物体をテレビカメラ等で２
次元光走査を行って検知する方法を比較すると、−次元
走査を行う方法は信号の電気的処理が簡単となる反面、
アライメントマーりを捜し出すのに時間が掛る場合があ
シ、他方、２次元的走査を行う方法ではアライメントマ
ークを捜し出す時間が短いが、その画像データが二次元
情報であるため信号処理が複雑となる欠点がある。

本発明の目的は、所定パターンの位置を高精度で高速度
に検知することにあシ、そのため二次元の画像データを
夫々、−次元方向に分解し、各々の方向に独立に画像濃
度を積算することによシ簡単な処理で目的を達成するも
のである。

そして本発明によれば、検出精度を低下させることなく
出力信号の電気的処理時間を短縮することができる効果
があシ、特に本発明を適用した焼付装置を半導体製造工
程のラインに配置した場合に、従来に比べて遥かに迅速
なセツティングが実現されるからトータルの生産効率の
向上に寄与する処、大である。

以下、図面に従って本発明の詳細な説明する。まず外観
を描いた第１図で全体の構成を概説する。

ｌは集積回路パターンを具えたマスクで、他のマスクセ
ツテングマークやファイン・アライメントマークを具え
るものとする。２はマスク・チャックで、マスク１を保
持してマスク１を平面内並びに回転方向に移動させる。

３は縮小投影レンズ、４は感光層を具えるウニ・・−で
、ファイン・アライメントマークとブリ・アライ、ノン
トマークを具えるものとする。５はウニ／・−・ステー
ジである。ウエノ・−・ステージ５はウェハー４を保持
してそれを平面内並びに回転方向に移動させるものであ
り、またウニ・・−焼付位置（投影野内）とテレビ・プ
リアライメント位置間を移動する。６は、テレビ・プリ
アライメント用検知装置の対物レンズ、７は撮像管又は
固体撮像素子、８は映像観察用のテレビ受像器である。

９は双眼ユニットで、投影レンズ３を介してウエノ・−
４の表面を観察するために役立つ。１０は、光源１０ａ
を発したマスク照明光を収束させるための照明光学系並
びにファイン・アライメント用の検知装置を収容する上
部ユニットである。

ウェハー・ステージ５（は、図示しないウェハ一般送手
段により搬送されたウェハーを所定の位置で保持し、ま
ず、テレビ・プリアライメント用対物レンズ６の視野内
にウェハー上のアライメントマークが入る位置まで移動
する。この時の位置精度は機械的なプリアライメント精
度によるものであり、対物レンズ６の視野はおよそ直径
１　ｍｍ〜２　ｍｍ程度である。この視野内のアライメ
ント・マークは撮像管７で検知され、テレビ・プリアラ
イメント用の光学系内に設けられたテレビ・プリアライ
メント用基準マーク（後述）を基準として、そこからの
アライメント・マークの座標位置が検出される。一方、
投影光学系のオートアライメント用検知位置と前述のテ
レビ・プリアライメント用基準マークの位置はあらかじ
め設定されているのでこの２点の位置と、テレビ・プリ
アライメントマークの座標位置からオートアライメント
位置へのウニ・・−・ステージ５の送り込み量が決めら
れる。

テレビ・プリアライメントの位置検出精度（仕出５μ以
下であり、テレビ・プリアライメント位置からファイン
・アライメント位置までのつ工・・−ステージの移動で
発生する誤差を考慮に入れても、±１０μ程度である。

従ってファインアライメントは約±１０μの範囲で行え
ばよく、これは従来のファインアライメントの視野範囲
の１／１００以下の範囲であり、ファインアライメント
が従来より高速で行えることになる。

第２図はテレビ・プリアライメント用検知装置の実施例
を示しており、図中の縮小投影レンズ３．ウェハー４．
対物レンズ６、撮像管７は第１図と同一である。

他方、１１は照明用光源で、例えばハロゲンランプを使
用する。１２はコンデンサーレンズ。１３Ａと、１３Ｂ
は交換的に着脱される明視野絞りと暗視野絞りで、図で
は明視野絞り１３Ａを光路中に装着している。コンデン
サーレンズ１２は光源１１ヲ明視野絞り上に結像する。

１４は照明用リレーレンズ。１５は接合プリズムで、接
合プリズム１５は照明系の光軸と受光系の光軸を共軸に
する機能を持ち、内側反射面１５ａと半透過半射面１５
ｂを具える。ここで光源１１、コンデンサーレンズ１２
、明又は暗視野絞り１３Ａと１３Ｂ、照明リレーレンズ
１４、接合プリズム１５、対物レンズ６は照明系を構成
し、対物レンズ６を射出した光束はウェハー６上を落射
照明する。

次に１６はリレーレンズ、１７は光路を折曲げる鏡、１
８はテレビ・プリアライメント用基準マークを有するガ
ラス板で、基準マークはいわば座標の原点を与える機能
を持つ、従ってプリアライメントマークはＸ座標の値と
Ｘ座標の値として検出され°ることになる。１９は撮像
レンズで、上に述べた接合レンズ１５、リレーレンズ１
６．鏡１７、ガラス板１８、撮像レンズ１９そして撮像
管７と共に受光系を構成し、対物レンズ６を通る光路は
接合プリズムの内側反射面１５ａで反射して半透過面１
５ｂで反射し、再度内側反射面１５ａで反射してリレー
レンズ１６へ向う。ウェハー４上のプリアライメントマ
ーク像は基準マークを有するガラス板１８上に形成され
た後、基準マーク像と共に撮像管７の撮像面に結像する
。

他方、第３図（５）に例示したテレビ・プリアライメン
トマークあるいは後述するファイン・アライメントマー
クはウェハーのスクライプライン内に設けるのが望まし
齢が、ウェハー上の特定のチップパターンの位置に設け
ても良い。図示のマークはスクライプライン内に設けた
十字形状のマークで、十字パターンの方向が撮像管の走
査方向とほぼ平行及び垂直になる様に配列する。またも
し、十字パターンを例えば走査方向に４５°の傾きを持
つ微小なバー状突起の集合で構成し、この突起に直角な
方向から照明光が当る様に暗視野照明すれば極めて明瞭
なパターン形状を撮像できる。

また基準マークは、例えばクロムマスクをエツチングし
て作られた十字線パターンでよい。

十字線の線巾位置は任意でよいが、テレビの視野の隅の
方に位置し、テレビの走査線方向と平行及び直交したも
のであることが望ましい。

この基準マークは萌述した様にクロム薄膜から出来てお
り光を透過させないので明視野状態で観察することによ
り暗視野状態より、より高いＳ／Ｎ比で検出する事が出
来る。つまり、まず明視野状態で、基準マーク位置を読
み取り、次に暗視野状態でプリアライメントマークを読
み取るものである。

第２図へ戻ってブリアライメンＦ・マークの検知作用を
述べるが、検知したビデオ信号の電気処理については後
述する。照明用光源１１からの光束はコンデンザーレン
ズ１２で収斂されて明視野絞す１３Ａ又は暗視野絞り１
３Ｂの開口を照明し、更に照明リレーレンズ１４を通過
し、接合プリズムの半透過面１５ｂを透過して反射面１
５ａで反射し、対物レンズ６を通ってウェハー４を照明
する。

ウニ・・−４の表面で反射した光束は対物レンズ６で結
像作用を受け、接合プリズム１５へ入射して反射面１５
ａで反射し、次いで半透過面１５ｂ、反射面１５ａで反
射してこれを射出し、リレーレンズ１６でリレーされて
鏡１７で反射し、ガラス板１８上に結像した後、撮像レ
ンズ１９により撮像管７上に結像する。その際、上記し
た様に明視野絞り１３Ａを入れた状態でガラス板１８上
の基準マークを撮像してその像で座標の原点を決め、続
いて暗視野状態に切換えてプリアライメントマーク像が
明瞭に見得る様にし、これを撮像してプリアライメント
マーク像の位置を検出する。

後述する電気的処理により検出された、プリアライメン
トマークの位置に応じてウェハー・ステージ５はウェハ
ー４が投影レンズ３の投影野中の規程位置４′を占める
様に移動して停止する。

なお、ウェハー４を一旦標準位置にアライメントし、そ
の投影野中へ移動させる様に変形しても良い。

、次にマスク１をウェハー４に対してアライメントする
わけであるが、第３図（Ｂ）はこのファイ／アライメン
トに使用するアライメントマークの例を示している。こ
こでＷ＋　、　Ｗ２　、　Ｗ３　、Ｗ４はウェハーに書
込まれた棒状のエレメントで、走査線ＬＡに対して４５
°を成す平行なニレメン　トＷ１．　Ｗ２と逆傾斜の平
行なニレメン）　Ｗ３　、　Ｗ４である。またＭｌとＭ
２はマスクに書込まれた棒状のエレメントで、走査線に
対して４５°を成し且つ逆傾斜である。

なお、走査線と平行なＸ方向、それと垂直なＹ方向そし
て回転方向の３自由度を押えるためにマスク及びウエノ
・−のアライメントマークは夫々２個１組として書込む
０第４図はファインアライメントのだめのマーク検知装置
で、その構成はほぼ特開昭５４５４０５６号等で知られ
ている。符番２０はレーザー光源、２１は集光レンズ、
２２は回転多面鏡である。また２３はそれぞれリレーレ
ンズ、２４は顕微鏡対物レンズ、２５は顕微鏡対物レン
ズ２４の一方の焦点面に配された絞りである。２６はそ
れぞれビームスプリッタ−１２７は観察照明部で、観察
照明部２７を発した光束はビームスプリッタ−２６で反
射し、絞り２５の位置に一旦集光した後顕微鏡対物レン
ズ２４を通してマスク１を垂直落射照明する。

一方、２８は集光レンズ、２９は、マスク１およびウエ
ノ・−４で正反射した光束を遮断するフィルター、３０
はフォトセルである。

以上の構成で、レーザー光源２０からのレーザー光は集
光レンズ２１で収束し、発散して回転多面鏡２２の１鏡
面へ入射し、走査作用を受ける。

続いてレーザー光はリレーレンズ２３、ビームスプリン
ター２６、顕微鏡対物レンズ２４を経て、マスク１上に
集光し、また投影レンズ３に関してマスク１と共役なウ
ェハー４上に集光して、その上を走査する。第３図Ｂの
走査線ＬＡの様にレーザー光でアライメントマークを走
査すると、アライメントマークの端縁で散乱された光は
顕微鏡対物レンズ２４、リレーレンズ２３．２番目の、
ビームスプリンター２６を経て、集光レンズ２８へ入射
し、フイ゛ルター２９で正反射成金が遮断された後フォ
トセル３０へ入射し、パルス列として出力される。第３
図Ｂにおいて、マスク１とウニ・・−４のＸ方向のずれ
はＷ、とＭｌの間隔とＷ３とＭ２の間隔の等量の偏差、
Ｘ方向のずれはＷｌとＭｌの間隔とＭ２と児の間隔の等
量の偏差として現われるから、各間隔に対応するパルス
間隔からＸ方向及びＹ方向の値が算出される。

そして第４図ではマスク１とウエノ・−４の片側のアラ
イメントマークを検知しているが、実際には両側を同時
に測定する構成になっているので、両方のＸ方向、Ｙ方
向の値からマスク１とウェハー４のＸ方向、Ｙ方向、回
転方向の誤差を算出できる。

従って、本装置ではマスク１を保持するマスク・ホルダ
ー２を算出された値だけＸ方向、Ｙ方向、回転方向に移
動させて、マスク１とウェハー４を精密にアライメント
し得る。このアライメントが終了すれば光源１０ａから
の照明光でマスク１を照明し、投影レンズ３で縮小投影
された回路パターン像でウニ・・−４を露光する。

なお、如上のファインアライメント検知装置の視野を縮
小した場合にはマスク１も所定精度でセツティングして
おくことになるが、これはファインアライメント検知装
置を使用してアライメントマークの外側に配したセツテ
ィングマーク１ａを検知する従来のプリアライメント方
法実施例第５図はテレビ・プリアライメント及びファインアライ
メントの電気処理系の概略を示す。

Ａはテレビカメラヘッド部で、撮像管あるいはＣＣＤ等
の固体撮像素子、Ｂはテレビカメラ部を制御するテレビ
カメラコントロール部、Ｃはテレビ・プリアライメント
検知回路である。またＤはフォト・トランジスタ及びア
ンプ等から成る光センサ一部、Ｅはファインアライメン
ト検知回路、Ｆはマイクロコンピュータやメモリー等か
ら成る制御回路である。

テレビ・プリアライメント検知回路Ｃはテレ、ビカメラ
ヘッドＡを駆動するテレビ同期信号を発・生じ、テレビ
カメラコントロール部Ｂに伝達する。一方、テレビカメ
ラヘッド部Ａで走査された画像信号はテレビカメラコン
トロール部Ｂを介して、ビデオ信号として、テレビ・プ
リアライメント検知回路Ｃへ送られる。テレビ・プリア
ライメント検知回路Ｃでは、これらのビデオ信号をデジ
タル処理し、それらのデータから制御回路Ｆ中のマイク
ロコンピュータが例えば第３図Ａに示したテレビ・プリ
アライメントマークの位置を検知し、この位置情報をも
とにウェハーステージを焼付は光学系のオートアライメ
ントの位置まで移動する。

オートアライメントにおいては、例えば第３図Ｂのパタ
ーンによる反射光をフォトセンサＤが検知し、その信号
はオートアライメント検知回路Ｅにてデジタル化されパ
ターン間隔が計測される。この計測されたパターン間隔
テータは再び制御回路Ｆ中のマイクロコンピュータによ
って処理されウエノ・−とマスクのアライメントが行わ
れる。

第６図は、テレビ・プリアライメント検知回路の一実施
例を示すブロック図である。

第３図Ａに示したテレビ・プリアライメントマークを検
知する方法は色々あるが、第６図に示した実施例はテレ
ビの画像を画素に分解し、この画素の濃度をＸ方向（水
平方向）及びＹ方向（垂直方向）に夫々、加算するもの
である。

加算することによる利点は、■加算によりランダム・ノ
イズが平均化されＳ／Ｎ比がよくなる。■Ｘ方向とＹ方
向の位置検知が独立に行うことができ検知が簡単になる
。０画像データを格納するメモリの容量が少なくなる等
があげられる。

第６図のブロック図において破線で囲まれたブロックＸ
は、Ｘ方向の画素の濃度を加算するブロック、ブロック
ＹはＹ方向の画素の濃度を加算するブロックである。

第６図において、３１はビデオ・アンプ、３２はアナロ
グデジタル変換器、３３はラッチであり、テレビカメラ
コントロール部（第５図Ｂ）から送られるビデオ信号は
ビデオアンプ３１で増巾され、アナログデジタル変換器
３２でデジタル化されだ後ラッチ３３に格納される。ラ
ッチ３３の出力データはＸ方向の加算ブロックＸとＹ方
向の加算ブロックＹへ出力される。ブロックＹにおいて
３４はＹ方向にデータを加算する加算器、３５は加算器
３４の出力データをラッチする加算出力ラッチ、３６は
加算出力ラッテ３５のデータを格納するＹ方向積算メモ
リ、３７はメモリ３６の出力データをランチする加算入
力ランチである。

ブロックＸにおいて、３８はＸ方向にデータを加算する
加算器、３９は加算器３８の出力をラッチするラッテ、
４０はラッチ３９の出力データを格納するＸ方向積算メ
モリである。

これらの回路におけるデジタル・データのビット数に特
に限定はないが、例えばアナログ・デジタル変換器３２
が８ビツト、加算器３４．’３８及びメモリ３６．４０
が１６ビツト構成である。

一方、４１はテレビ・プリアライメント検知回路のタイ
ミングやシーケンスを制御し、またメモリ３６のリード
・ライト及びチップセレクトをコントロールするシーケ
ンス及ヒメモリコントロール回路、４２はブロックＸ中
のメモリ４０を制御するメモリコントロール回路である
。４３はシーケンス及びメモリコントロール回路４１を
マイクロプロセッサ（不図示）が制御するためのコント
ロールレジスタで、レジスタの入力はマイクロプロセッ
サのデータバス４４に接続されている。

また、マイクロプロセッサは、このデータバス４４を介
して、メモリ３６　、３７にアクセスする事が可能であ
る。４５　、４６　、４７　、４８はそのだめのバッフ
ァであり、バッファ４５．４７はマイクロプロセッサが
メモリにデータをライトする時、又バッファ４６．４８
はデータをリードする時動作する。４９はクロック回路
、５０　、５１はＸ方向積算メモリ３６のライト・アド
レス及びリード・アドレスを発生する、メモリ・ライト
・アドレス回路及びメモリ・リード・アドレス回路であ
る。５２はメモリのリード・アドレスとライト・アドレ
スを切換えるアドレスセレクタ、５３はマイクロブ、ロ
セツサがメモリ３６をアクセスする時のアドレスバッフ
ァでアリ、マイクロプロセッサがアクセスする時以外は
、アドレスセレクタ５２の出力が選択されており、ノ（
ツファ５３の出力は禁止されている。５４はＸ方向積算
メモリ４０のアドレスを発生するメモリ・アドレス回路
、５５はメモリアドレス回路５４のアドレスとマイクロ
・コンピュータがメモリ４０をアクセスする時発生する
アドレスの切換をするアドレスセレクタである。

５６はクロック回路４９のクロックを基準にＴＶの水平
同期信号、垂直同期信号、ブランキング信号等を発生す
るＴＶ同期信号発生回路である。

５７．５８はマイクロコンピュータのデータノ＜ス４４
に接続された夫々、Ｘ位置表示レジスタ、Ｘ位置表示レ
ジスタ、５９はマーカー表示回路であり、テレビ・プリ
アライメントにおいて検出したアライメントマークの位
置をマイクロプロセッサがＸ位置表示レジスタ５７及び
Ｘ位置表示レジスタ５８に出力することにより、マーカ
表示回路５９によりミックス信号として、ＴＶカメラコ
ントロール部のビデオ入力端子へ送られる。

続いて第６図のテレビ・プリアライメント検知回路の機
能及び動作について説明する。

テレビ・プリアライメント検知回路の機能は、■Ｘ方向
のデータの積算、■Ｙ方向のデータの積算、■プリアラ
イメントマーク検知位置のＴＶモニタ上への表示である
。

このうち、Ｘ方向のデータの積算及びＹ方向のデータの
積算は、テレビ・プリアライメント検知回路の）・−ド
ウエアが加算を実行し、その加算データをメモリに格納
する。データの加算はテレビ信号の１フレ一ム単位で行
われ、後述する様に必要に応じて、１フレームの加算で
終了してもよいし、或は複数のフレームの加算を行って
もよい。いずれの場合でも、加算中は、メモリ３６．４
０のデータ・バス及びアドレス・ノくスは、マイクロプ
ロセッサのデータ・ノくス４４及びアドレス・バスから
電気的に切り離されており、メモリ３６のアドレスはア
ドレスセレクタ５２、メモリ４０のアドレスはアドレス
回路５４のアドレスに接続され、シーケンス及びメモリ
コントロール回路４１、及びメモリコントロール回路４
２からハード的に発生するリードライト信号及びチップ
セレクト信号の制御のもとに加算が実行される。

所定のフレーム数の加算が終了すると、シーケンス及び
メモリコントロール回路４１からインタラブド信号線Ｉ
ＮＴ上に加算終了信号が発生する。この加算終了信号の
発生後、マイクロプロセッサは、メモリ３６及びメモリ
４０にアクセスを行い、加算データからテレビ・プリア
ライメントマーク位置を検知する。マイクロプロセッサ
がメモＩＪ　３６，４０をアクセスする時は、当然なが
らメモリのアドレス、リードライト信号、チップセレク
ト信号等はマイクロコンピュータの制御信号によって行
われる。またメモリ３６のデータはバッファ４６、メモ
リ４０のデータはバッファ４８を経由してデータバス４
４に送られ、マイクロプロセッサに読み取られる。

ところで、第６図中プロツクＸにおけるＸ方向の加算、
ブロックＹにおけるＹ方向の加算を説明する前に第７図
を参照して画素の分割方法について述べる。第７図はテ
レビ画面をＸ方向にＮ分割、Ｙ方向にＭ分割した画素を
表わしている。画素Ｐｈｉは、行β番目、列ｉ番目の画
素を示す。Ｙ方向の分割数Ｍは通常、水平走査ライン数
と一致しており、従って画素に分割するためには、−水
平同期信号区間内に、アナログ−デジタル変換器（第６
図３２）にてＮ回すンプリングを行えばよい。

従ってＸ方向の加算はＳｘ＋　＝　ＤＡＴＡ（Ｐ　＋＋）＋ＤＡＴＡ（Ｐ　１
２）＋・・・・・・＋ＤＡＴＡ（ＰＩＮ）、５Ｘ２＝Ｄ
ＡＴＡ（Ｐ２１）＋ＤＡＴＡ（Ｐ２２）　＋　−−＋　
ＤＡＴＡ（Ｐ２Ｎ）、Ｓ　ＸＭ　＝　ＤＡＴＡ（ＰＭＩ
）　＋　ＤＡＴＡ（ＰＮＬｚ）＋・・・・＋ＤＡＴＡ（
ＰＭＮ）、Ｙ方向の加算はＳ　ｙ＋　＝　ＤＡＴＡ（Ｐ　ｎ　）　＋　ＤＡＴＡ（
Ｐ２１　）七・・・・・＋ＤＡＴＡ（Ｐｙ＋　）、ＳＹ
２　＝ＤＡＴＡ（ＰＩ３）　＋　ＤＡＴＡ（Ｐ２□）＋
・・・・・・＋ＤＡＴＡ（ＰＭ２）、ＳＹＮ　＝ＤＡＴ
Ａ（ＰＩＮ）　＋ＤＡＴＡ（Ｐ２Ｎ）＋・・・・・・＋
ＤＡＴＡ（ＰＭＮ）、であられされる。

加算が終了した時点で、Ｘ方向積算メモリ４０内にはＳ
ｘ＋　＋　ＳＸ２・・・・・・ＳＸＭのデータが、Ｙ方
向゛積算メモリ３６内にはＳｙ＋　＋　ＳＹ２・・・・
・・ＳＹＮのデータが格納される。テレビの走査は、イ
ンターレース方式ではなく、線順次方式であるとすると
、アナログ・デジタル変換器３２から出力されるデータ
の順序はＤＡＴＡ（Ｐｏ）　、　ＤＡＴＡ（ＰＩ２）、
・・・・・ＤＡＴＡ（ＰＩＮ）、ＤＡＴＡ　（Ｐ２１　
）、・・・・・・ＤＡＴＡ（Ｐ　ＭＩＩ’　Ｎ　）であ
る。

従ってＸ方向の加算は一走査ライン加算し続け、その結
果をメモリに格納すればよいのに対して、Ｙ方向の加算
は、−画素毎にメモリからデータを読み出し、加算し、
その結果を今、読み出したアドレスに格納しなければな
らない。

水平方向の分割画素数Ｎは要求されるアライメント精度
によって決定されるが、通常は５００画素程度であり、
従って一画素のサンプリングレートは１００ナノ秒以下
になる。そこでＹ方向の加算においては１００ナノ秒以
内に、アナログデジタル変換、メモリのリード／ライト
、加算の動作を行わなければならない。これは、ノ・−
ドウエアに莫大な負担がかかり、簡単には実現できない
。

この問題を解決するために、第６図の加算回路はＹ方向
の加算において、アナログ・デジタル変換器３２の出力
と加算器３４の入力の間、加算器３４の出力とメモリ３
６の入力の間及びメモリ３６の出力と加算器３４の入力
に、夫々ラッチ３３．３５３７を設け、高速の演算を比
較的簡単に実現している。この回路では、アナログ・デ
ジタル変換、メモリのり一ド／ライト加算の動作の各々
を１００ナノ秒以下で行えばよいので、見かけ上、動作
スピードが従来の例に比べて３倍遅くてよく、・・−ド
ウエアの設計が非常に楽になる。

続いて加算回路の時系列的な動作を、第１表と第２表を
用いて詳しく説明する。

これら２表は横方向の動作サイクルを取り、各デバイス
のデータの流れを示した図で、第１幸はＹ方向の加算（
第６図ブロックＹ）、第２表はＸ方向の加算（第６図ブ
ロックＸ）の動作を示したものである。

まず、第１表について説明すると加算の動作は基本的に
は３つのサイクルから成す立っておｆｉ、ＴＩ、Ｔ２．
Ｔ３は例えば前述した様に各々１００ナノ秒間である。

また動作の都合上台々ノサイクルＴ　Ｉ、　Ｔ　２．　
Ｔ　３ｕ夫ｋ　５０ｆ、／秒に２分割されておシ、それ
らはｔ１１＋　ｔ１２＋　ｔ２１　＋ｔ２２　＋　ｔ３
１　＋　ｔ３２　　で表わされる。

今、ｌ走査ライン目（０≦ｌ≦Ｍ）の１番目（Ｏ≦ｌ≦
Ｎ）の画素Ｐ、６ｉ、（第７図参照）の濃度のデータを
ＤＡＴＡ（Ｐ、ｇ、ｉ）とする。クロックサイクルＴＩ
においてアナログ・デジタル変換器３２でデジタル化さ
れたデータＤ　Ａ　Ｔ　Ａ　（Ｐｌ、ｉ）は、次のクロ
ックルサイクルＴ２において、ラッチ３３に格納され（
第８図の）、加算の一方の入力データとなる。

一方、サイクルｔ１２　　において、ｉ番目のメモリの
内容５Ａ−１，ｉがリードされ、サイクル動作釦、デー
タＳノー１．」（第８図■）が加算人力２ツチ３７に格
納される。このデータＳ、６−１．ｉは行１番目のデー
タを１列から（Ａ−１）列まで加算したデータで次式の
様に書ける。

Ｓノー１＋　１＝ＤＡＴＡ（Ｐｌ、ｉ）＋ＤＡＴＡ（Ｐ
ｚ、ｉ）＋・・・・・・＋ＤＡＴＡ（ＰノーＪ、１）即ち、データ５Ｌ−１＋１は、−走査ライン前までの１
番目の列のデータの加算値で、これが加算器３４の他方
の入力データとなる。加算器３４は、サイクルＴ２にお
いて、これらの２つの入力データＤＡＴＡ（ＰＡ　、　
ｉ　）と５７−ｓ、ｒの加算を行う（第８図■）。加算
結果のデータは、サイクルｔ２１　の終了時には、確定
したデータとして加算器３４から出力され、サイクルｔ
２□において、加算出力ラッチ３５にラッチされる（第
８図■）。

このデータは、Ｓ！、ｉで表わすことができ、Ｓノ、　
ｉ　＝ＤＡＴＡ（Ｐｚ、　ｉ　）　＋５Ａ−Ｉ、　ｉ　
　である。

次にサイクルＴ３の前半％’　ｔ３１　　においてデー
タＳＡ、　ｉをｉ番目のメモリに再び格納する（第８図
＠）。この格納されたデータＳ！、１は次の走査ライン
ｌ＋１のｉ番目の画素まで保持され、再び画素Ｐ４＋ｌ
＋ｉのデータと加算される。この様にしてＭラインの走
査が終了すると１番目のメモリにはＳｙ＋　＝ＤＡＴＡ（Ｐ＋、　ｉ）　十ＤＡＴＡ（Ｐ２
．　ｉ）　＋−−−−十Ｐｙｔ（ＰＭ・ｌ）の加算データが得られる。

この様に、アナログ・デジタル変換、加算、メモリのリ
ード／ライトの各動作は１サイクル１００ナノ秒で行わ
れ、アナログ・デジタル変換、加算、メモリのリード／
ライトの１処理は３サイクル、３００ナノ秒要するが、
各動作が並列動作であるため、十分長いサイクル動作の
場合は、ｌ処理が１サイクル、１００ナノ秒で行われる
のと等しくなる。

尚、第８図（ａ）に関してつけ加えると、メモリに対す
る動作に注目すると、（ｉ）番目のメモリ・リード→（
ｉ−１）番目のメモリ・ライト→（ｉ＋１）番目のメモ
リ・リード→ｉ番目のメモリ・ライト・・・と言う動作
になる。従って、第６図に示した様にメモリ・ライトア
ドレス回路５．０とメモリ・ライトアドレス回路５１の
２つのアドレス発生回路を設け、リード・ライト信号ニ
従ッてアドレス・セレクタ５２を切換え、アドレスを発
生させるものである。

次に第２表を用いてＹ方向の加算を説明すると、サイク
ルＴ１で、アナログ・デジタル変換器３２で変換された
画素Ｐ７．ｉのデータＤＡＴＡ（Ｐ、ｘ、ｉ）は、サイ
クルＴ２でラッチ３３に格納される（これは第８図（ａ
）と同じ動作であり、■で示す）。

一方、ラッチ３９には、ｌ走査ラインの１番目から１−
１番目までの画素の加算データ；ｓ、、、ｉ−、＋　　
＝　ＤＡＴＡ（Ｐ）、Ｉ）　＋ＤＡＴＡ（ＰＡ、２）＋
・・・・・−十ＤＡＴＡ（ＰＡ、　１−１）が格納されており、サイクルＴ２でこのデータ８１、’
ｉ−１とデータＤＡＴＡ（Ｐ）、ｉ）が加算器３８で加
算される（第８図＠）。この加算結果は８７Ｂ、　ｉで
あシ、次のクロックサイクルＴ３でラッチ３９にラッチ
される（第８図［Ｆ］）と同時に、クロックサイクルＴ
３における加算の一方の入力となる０この様にＸ方向の加算においては、入力データは一走査
ライン内で、次々と加算され、走査ライン終了時にＳｘ、Ａ’＝ＤＡＴＡ（ＰＡ、　ｌ）　十ＤＡＴＡ（Ｐ
）、　２　）　十・・＝・・十ＤＡＴＡ（Ｐ　Ｉ！、、
　Ｎ　）の加算データを得る。従って一走査ラインが終了し、次
のライン走査が開始される水平走査帰線時間内に、この
データＳｘ、、６をＹ方向の積算メモリ４０内の４番目
のメモリに格納すればよい０この様にフレームの開始から終了まで以上述べた動作を
くシ返すことによりＸ方向、Ｙ方向のデータの積算が得
られたことになる。

第８図は、本発明の他の実施例で、第６図におけるＸ方
向の加算（ブロックＸ）、Ｘ方向の加算（ブロックＹ）
を一つのハードウェアのブロックで行うものである。

図において、３１〜３７及び４５．４６は第６図と全く
同じであシ、加算出力ラッチ３５の出力及び加算入力ラ
ッチ３７の出力を選択し、加算器３４の一方の入力に伝
えるデータ・セレクタ６０が設けられる。このデータ・
セレクタは第６図４１のシーケンス及びメモリコントロ
−ル回路の制御下にいずれかの入力が選択される。即ち
、Ｘ方向の加算時には、加算出力ラノチ３５の出力が、
Ｙ方向の加算時には、加算入力ラッチ３７の出力が夫々
選択される。第８図には第６図中に示される他の回路、
たとえば、クロック回路４９、ＴＶ同期信号発生回路５
６等は省略されているが第６図のブロックＸ及びその周
辺の回路、例えば３８．　３９．４０．４２４７；　　
４８，５４．５５は本実施例では不用である。

第９図の動作の機能は第６図の動作機能と、はぼ同様で
あるが、動作のフローは異っており、Ｘ方向、Ｙ方向の
積算が同時ではなく、直列的。

時系列的に行われる。まず、第１に加算出力ラソチ３５
の出力がデータセレクタ６０に選択され、Ｘ方向の積算
が実行され、次に加算入力ラッチ３７の出力が選択され
Ｙ方向の積算が実行される（なお、順序は逆でもよい）
。この時もしメモリがＸ方向及びＹ方向に対して兼用で
あれば一旦Ｘ力向の位置をマイクロコンピュータがｉｔ
　１ｌｌｌｌ　した後、Ｙ方向の積算を開始するか、又
はメモリ３６の内容を他のメモリにテークバスを介して
転送しデータを退避した後、Ｙ方向の積算を開始すれば
よい。

第８図の回路を用いると測定に要する時間は第６図の回
路よりも、長くなるが、ハードウェアが簡単になり、制
御が軽減される効果がある。

ところで、前に述へた様に、本実施例においては積算は
フレーム単位で行われ、複数のフレーム数の積算を行っ
てもより、シかも、積算フレーム数を任意に選択できる
手段を有している。

第９図はフレームの積算回数を選択的に行うための回路
の一実施例を示すブロック図である。

この第１０図のフレーム積算回数選択回路は、第６図４
１で表わされるシーケンス及びメモリ・コントロール回
路内に設けられている。

第９図中、７１は積算回数、積算スタート。

積算ストップ等を制御する積算コントコール回路、７２
はテレビの垂直同期信号をカウントするテレビ・フレー
ムカウンタ回路、７３はフレーム回数指示レジスタ、７
４はテレビ・フレームカウンタ回路７２とフレーム回数
指示レジスタ７３の出力を比較するデジタル・コンパレ
ータ回路である。

第９図の動作を説明すると、図示されてないマイクロ・
プロセッサ等から積算開始信号が積算コントロール回路
７１に与えられると、積算コントロール回路７１はＴＶ
同期信号発生回路（第６図５６）から付与はれるテレビ
垂直同期信号と同期をとり、テレビフレームカウンタ回
路７２ヘカウントスタート信号を与える。テレビフレー
ムカラ／り回路７２はこのカウントスタート信号により
垂直同期信号の数をカウントし、フレーム数を計数する
。

一方、積Ｘフレーム回数ハマイクロプロセツザによって
直接或はオペレータがキーボード等の指示によってマイ
クロプロセッサを介して、積算コントロール回路７゛１
を経由してフレーム回数指示レジスタ７３に与えられる
。デジタルコノパレータ７４はこの指示された積算回数
だけテレビフレームカウンタ回路７２が計数したら終了
信号を積算コントロール回路７１へ付与し、積算は終了
する。

積算回数を選択的に行える利点は ■　画面の濃度やＳＮ比に応じて、積算回数を可変にで
きるため、アライメントマークの検出確度が高くなる。

・■　テレビ・プリアライメントの要求精度、及び要求
スピードに応じた積算回数を選ぶことによシ、要求精度
の位置検出を高スピードで実行できる。

等にある。

尚、積算回数を増やすことにより、加算結果にキャリイ
が発生する場合が考えられるので、入力のビデオ信号は
ビデオアンプ３１でゲインがコントロールできる様にな
っていると共に加算器３４．３８にはキャリイ発生を検
知しシーケンス及びメモリ・コントロール回路４１にキ
ャリイ発生を知らせる手段が設けられる（不図示）。

ところで、積算データからアライメントマークの位置を
検出する方法は、本発明においては特に限定されないが
、例えばパターンのピークを検知する方法、或はパター
ンの立上り、立上りのエツジを検出する方法等があシ、
これらは前述した様に、積算終了後マイクロ・コンピュ
ータによってソフトウェア的に検知が行われる。

この時アライメントマークの位置の座標は第２図１８で
示したガラス板上のテレビプリアライメント基準マーク
から計測される。

既に述べた通シこの実施例では、まず明視野状態で基準
マーク位置を読み取り、次に暗視野状態でアライメント
マークを読み取るものである。明視野状態での基準マー
クの読み取りは暗視野状態でのアライメントマークの読
み取りと全く同じ動作であり、異る点は積算データの値
（ビデオ信号の明るい場合、データは大きな値をとると
すると）の中で、アライメントマークはバック・グラン
ドより大きな値を示し、基準マークはバック・グランド
より小さな値を示す点である。しかし、この値はソフト
ウェア或はハードウェアで、例えば基準マークをハック
・グランドよシ大きな値にすることは簡単にできるので
本質的ではない。

上に述べた様に、マークによって観察視野を切換える利
点は、基準マークとアライメントマークを夫々バック・
グランドの影響の少ない視野状態で観察し、高Ｓ／Ｎ比
のビデオ信号を得る点にある。

第２図中、１３Ａ及び１３Ｂで示した絞りは、夫々、明
視野用絞り及び暗視野用絞りで図示しない切換手段、例
えばプランジャー等により、電気的に切換可能なもので
ある。この基準マークの位置から計測されたアライメン
トマークの位置はテレビ・プリアライメント検知回路の
機能の第３番目で述べた様にモニタテレビ９（第１図）
の画面上に表示される。

この動作を第６図にて詳しく説明すると、マイク、ロコ
ンピュータ（不図示）により検知位置の座標がデータ・
バスを介してＸ位置表示レジスタ５７、Ｙ位置表示レジ
スタ５８に与えられる。このレジスタ５７．５８の出力
はマーカ表示回路５９に位置データを与える。マーカ表
示回路５９はこの位置表示レジスタとテレビ走査位置の
比較を行い一致した場合ミックス信号としてＴＶカメラ
コントロール部（第５図２２）へ送られる。テレビ走査
位置は、第７図で示される画素番号で表わすことができ
、Ｘ方向には１番からＮ番、Ｙ方向は１番からＭ番目の
数であシ、これらの位置のカウントはメモリ３６゜４０
アドレスとして発生している。従って、Ｘ方向はＹ方向
の積算メモリ３６のアドレスとＸ位置表示レジスタ５７
の比較、Ｙ方向はＸ方向の積算メモリ４０のアドレスと
Ｙ位置表示レジスタ５８の比較を行い、一致した時にミ
ックス信号をだせばよい。

このミックス信号は、ＴＶ左カメラコントロール２２で
、テレビヘッド２１から得うレタヒデオ信号とミックス
されたモニタテレビ９上に表示される。

表示するマークは特に限定はなく、十字線でも或は微少
の正方形のパターンでもよく、更に、オペレータに注意
をひくためこのマークが点滅してもよい。

検知位置をテレビカメラが撮像している視野画面上に表
示する効果は、オペレータがテレビプリアライメントの
可否をモニタテレビ上で確認できる点にある。

ところで、今まで述べた様にブリ・アライメント・マー
クのＸ座標、Ｙ座標は高精度で検出できるが、マークの
ＸＹ平面での傾き、即ちθ位置が必要な場合もある。

この場合、■１つのマークでθ位置を検出する方法及び
■視野内の２つのマークからθ位置を検出する方法が考
えられるが、１つのマークによる検出はマークの積算デ
ータのピーク値、ピーク巾や傾きから算出されるが、被
検知物の反射率や散乱状態に微妙な影響を受けると共に
、θ装置を算出する方法が非常に難しく、精度のよい検
知ができない。また視野内の２つのマーりによる検出も
、視野内に常に２つのマークを捕捉しなければならない
ので視野を広くする必要があシ、θ位置をはじめ、Ｘ位
置、Ｙ位置の検出精度が低下する問題がある。

本発明は以上の問題を解決し、高精度のθ位置を検知す
ることも可能である。

本実施例においては、被検知物上に所定の間隔（例えば
Ｘ方向に所定量離れているものとする）離れた２つのマ
ーク位置を設け、まず第１の計測において、前述のマー
クの一方（第１のマーク）をテレビ視野内に納め、これ
まで述べてきた方法で第１のマークのＸ位置及びＹ位置
を検知する。次にウエノ・−ステージ（第１図５）を、
所定量ＸＴだけＸ方向に移動し、他力のマーク（第２の
マーク）をテレビ視野内にとらえ、同様に第２のマーク
のＸ位置及びＹ位置を検知する。

このとき、第１のマーク位置をＸ、、Ｙ、第２のマーク
位置をＸ２＋　Ｙ２＋ステージの移動量をＸＴとすると
、傾きθはで与えられる。

ここで移動量ＸＴを十分大きくとると、θは高精度で求
めることができる。

即ち、上に述べた方法は、ステージの移動という簡便々
方法で高精度に傾きθを検知できるものである。

ところで、要求される位置検出精度によっては傾きθの
検出が不用な場合があるＯこの様な場合には前述した第
１のマークの検出のみを行い、マーク位置Ｘ、Ｙを検出
しＴＴＬオートアライノントマーク検出の動作に移行す
る。

第１及び第２のマークから傾きθの検知を行うか或は第
１のマークの検知のみ行うかの選択は検知精度等からマ
イクロ・コンピュータが判断してもよいし、また、オペ
レータがキー等により指示を与えてもよい。つまシ、や
や時間を要するが高精度の位置検出のできる２点測定を
行うか、精度は若干劣るが検出のスピードアップが計れ
る１点検出を行うかの選択を設けることにより、効率の
よい位置検知装置を提供することができる。

【図面の簡単な説明】

第１図は本発明に係る焼付装置の外観を示す斜視図。第
２図はテレビ・プリアライメント検知系の光学斜視図。第３図Ａはテレビ・プリアライメントマークの平面図で
、Ｂはファイン・アライメントマークの平面図。第４図
はファインアライメント検知系の光学断面図。第５図は
信号処理系の概略を示す電気ブロック図。第６図はテレ
ビ・プリアライメント検知回路例を示す電気ブロック図
。第７図はテレビ画面の画素分割法を説明するための説
明図。第８図はテレビ・プリアライメント検知回路の別
の例を示す電気ブロック図。第９図はテレビフレーム積
算回数選択回路の電気ブロック図。図中、１はマスク、２はマスク・チャック、３は縮小投
影レンズ、４はウェハー、５はウェハー・ステージ、６
は対物レンズ、７は撮像管、１１は照明光源、１３Ａは
明視野絞り、１３Ｂは暗視野絞り、ＰＭはテレビ・ノリ
アライメントマーク、Ｗ１〜Ｗ４とＭｌ・Ｍ２はファイ
ン・アライメントマーク、２０はレーザ・−光源、２２
は回転多面鏡、２４は顕微鏡対物レンズ、３０はフォト
・セル、Ａはテレビカメラヘット部、Ｂはテレビカメラ
コントロール部、ＣＵテレビ・プリアライメント検知回
路、Ｄは光センサ部、Ｅはファイン・アライメント検知
回路、Ｆは制御回路、３１はビデオアンプ、３２はアナ
ログ・デジタルコンバータ、３３はラッチ、３４・３８
は加算器、３５・３９は加算出力ラッチ、３６・４０は
メモリ、３７は加算器カラ：７チ、４１はシーケンス＆
メモリ・コントロール回路、４２はメモリコントロール
回路、４３はコントロールレジスタ、４Ｂ；＋：ｙ−ｐ
ハス、４５〜４８はバッファ、４９はクロック回路、５
０はメモリ・ライトアドレス回路、５１はメモ１！・リ
ードアドレス回路、５２はアドレスセレクタ、５３はバ
ッファ、５４はメモリ・アドレス回路、５５はアドレス
セレクタ、５６はテレビ同期信号発生回路、５７はＸ位
置表示レジスタ、５８はＹ位置表示レジスタ、５９はマ
ーカ表示回路である。

Claims

【特許請求の範囲】

被検物体を所定位置に位置合わせするための手段と、位
置合わせに先立って被検物体に書き込んだパターンの位
置を検知するために被検物体を撮像する撮像手段を備え
た装置において、撮像手段の出力信号から得た二次元の
画像濃度データを、Ｘ方向とＹ方向独立に電気的に加算
する手段を設け、この加算結果から前記パターンの位置
を検知することを特徴とする半導体製造装置。