JPS5899832A - マイクロコンピユ−タシステムの伝送装置 - Google Patents
マイクロコンピユ−タシステムの伝送装置Info
- Publication number
- JPS5899832A JPS5899832A JP56196854A JP19685481A JPS5899832A JP S5899832 A JPS5899832 A JP S5899832A JP 56196854 A JP56196854 A JP 56196854A JP 19685481 A JP19685481 A JP 19685481A JP S5899832 A JPS5899832 A JP S5899832A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- station
- microcomputer
- microcomputers
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータシステムの伝送装置に係
ｎ、＊に１分散配置された複数のマイクロコンピュータ
間でデータをシリアル伝送するに最適なマイクロコンピ
ュータシステムの伝送装置に関する。
ｎ、＊に１分散配置された複数のマイクロコンピュータ
間でデータをシリアル伝送するに最適なマイクロコンピ
ュータシステムの伝送装置に関する。
圧延設備等においてはサイクリックにかつ高速＆に複数
のマイクロコンピュータ間で伝送ｊる必要がある。マル
チマイクロコンピュータによる分散屋制岬システムの従
来の１例を示せば第１図の如くである。
のマイクロコンピュータ間で伝送ｊる必要がある。マル
チマイクロコンピュータによる分散屋制岬システムの従
来の１例を示せば第１図の如くである。
回線とコンピュータとの接続機能を有するステーション
（８Ｔ）ｌが回線によってループ状に接続される。ステ
ーションｌＯ数台には大形制御用計算機を主体とするプ
ロセスコンピュータ２が上位計算機として接続される。
（８Ｔ）ｌが回線によってループ状に接続される。ステ
ーションｌＯ数台には大形制御用計算機を主体とするプ
ロセスコンピュータ２が上位計算機として接続される。
残）の他のステーション１には個々のプロセスを制御す
るプラントコントローラ用マイクロコンピュータ（ＰＣ
）３＞！接続される。
るプラントコントローラ用マイクロコンピュータ（ＰＣ
）３＞！接続される。
ところで、このような構成では５回線を共有するため、
−１信手続が必ず伝送単位毎に必要てありたために、高
速でかつ速いサンプリングピッチ（例えば数ｍ８）で伝
送を要するＤＤＣ制御等においては大きな欠点となって
いた。例えば手続上の時間は発信側と受信側との各々で
実行する必要があるため、ｔｏｍｓを越えることもまれ
ではない。これら光伝送時代に入っても送信及び受信−
Ｍはエレクトロニクスで構成されるために大ＩＩｍＫ短
縮されるものではない。これが１０数台のマイクロコン
ピュータ間を接続するとなると、オーバーヘッドタイム
処理等の手続上の時間だけでｌｏ。
−１信手続が必ず伝送単位毎に必要てありたために、高
速でかつ速いサンプリングピッチ（例えば数ｍ８）で伝
送を要するＤＤＣ制御等においては大きな欠点となって
いた。例えば手続上の時間は発信側と受信側との各々で
実行する必要があるため、ｔｏｍｓを越えることもまれ
ではない。これら光伝送時代に入っても送信及び受信−
Ｍはエレクトロニクスで構成されるために大ＩＩｍＫ短
縮されるものではない。これが１０数台のマイクロコン
ピュータ間を接続するとなると、オーバーヘッドタイム
処理等の手続上の時間だけでｌｏ。
〜２００ｍ８に達して高速（圧延制御等）の伝送装置と
しては使用不可であるといっても過言ではない。
しては使用不可であるといっても過言ではない。
他の問題として、各マイクロコンピュータに接続される
伝送装置の構成が複雑となり、高価にっくために経済性
の面で問題がるる。っまシ、マイクロコンピュータの価
格に比べ伝送装置の価格が同ｆ１ｍＫとなシ、経済的に
見合わないのが実情である。特に小量（数ワード−数士
ワード）というデータを頻繁に送信する場合には、ワー
ドあた〕の伝送コストが高価となる欠点があった。
伝送装置の構成が複雑となり、高価にっくために経済性
の面で問題がるる。っまシ、マイクロコンピュータの価
格に比べ伝送装置の価格が同ｆ１ｍＫとなシ、経済的に
見合わないのが実情である。特に小量（数ワード−数士
ワード）というデータを頻繁に送信する場合には、ワー
ドあた〕の伝送コストが高価となる欠点があった。
上記の間ｊｉ［を解決する丸めにバス結合方式によるマ
ルチマイクロコンピュータ結合方式が提案されているが
、パラレル伝送となるためにマイクロ・レピーータ閲を
近接して設置する必要がＩ。
ルチマイクロコンピュータ結合方式が提案されているが
、パラレル伝送となるためにマイクロ・レピーータ閲を
近接して設置する必要がＩ。
大形熱間圧延プラントの如く複数設備（炉、粗圧延機、
仕上圧砥機１巻取機）からなシ、各々の設備用の複数マ
イクロコンピュータ群が離れて設置される場合には、コ
ンピュータ群間の伝送に問題があった。
仕上圧砥機１巻取機）からなシ、各々の設備用の複数マ
イクロコンピュータ群が離れて設置される場合には、コ
ンピュータ群間の伝送に問題があった。
本発明の目的は、パス結合とシリアル伝送とを組合せて
伝送系を構成したマイクロコンビ風−タシステムの伝送
装置を提供するにある。
伝送系を構成したマイクロコンビ風−タシステムの伝送
装置を提供するにある。
本発明は、マイクロコンピュータ群内の伝送にはパス結
合を用い、マイクロコンピューｊ＃Ｐ閣の伝送にはシリ
アル伝送を用いて長距離伝送能力および高速性を確保す
るようにしたものである。
合を用い、マイクロコンピューｊ＃Ｐ閣の伝送にはシリ
アル伝送を用いて長距離伝送能力および高速性を確保す
るようにしたものである。
第２図は本発明の実施例を示す構成図である。
伝送ループ４上に複数（φ１．φ２．・・・◆ｎ）のス
テーション（８Ｔ）１Ｇが分散配置されている。
テーション（８Ｔ）１Ｇが分散配置されている。
ステーション１０の各々に／Ｉｉマイクロコンピュータ
タ詳３０１〜３Ｇ、の各々が接続されている。
タ詳３０１〜３Ｇ、の各々が接続されている。
なｓＰ、第２図にはプロセスコンピュータの図示を省略
しているが、接続することは任意である。マイクロコン
ピュータ群３０は共有メモリ３１．パスライン３２およ
び複数（すｌ〜φｍ）のマイクロコンピュータ（ＰＣ）
３３よ構成る。共有メモリ３１はステーション１Ｇとパ
スライン３２との間に接続され、パスライン３２にはマ
イクロコンピュータ３３のφ１〜◆ｍが接続される。
しているが、接続することは任意である。マイクロコン
ピュータ群３０は共有メモリ３１．パスライン３２およ
び複数（すｌ〜φｍ）のマイクロコンピュータ（ＰＣ）
３３よ構成る。共有メモリ３１はステーション１Ｇとパ
スライン３２との間に接続され、パスライン３２にはマ
イクロコンピュータ３３のφ１〜◆ｍが接続される。
第２図においては、ｎ個のステージーンのうち同時Ｋｌ
論所のステーションが発信元とな）自己のデータをルー
プ状の回線の上にのせて伝送する。
論所のステーションが発信元とな）自己のデータをルー
プ状の回線の上にのせて伝送する。
他の（ｎ−１）箇所のステーションは受信ステーション
として機能する。発信ステーションＦｉ順次持ｍシとな
シ、φｌステーション送信完了後は◆２ステージ冒ンが
送信元とな夛、以下、φ３゜・・・、φｎ、φｌ、φ２
の如くに順次送信元となシ。
として機能する。発信ステーションＦｉ順次持ｍシとな
シ、φｌステーション送信完了後は◆２ステージ冒ンが
送信元とな夛、以下、φ３゜・・・、φｎ、φｌ、φ２
の如くに順次送信元となシ。
サイクリックに繰シ返される。各ステーションにおいて
は、＊続されたマイクロコンビ二−タ以外の内容も把握
してお）、メモリに記憶されているが、新丸なデータが
受信されるととＫＩｔ＊尚ステーションのメモリ内容が
書きかえられる。
は、＊続されたマイクロコンビ二−タ以外の内容も把握
してお）、メモリに記憶されているが、新丸なデータが
受信されるととＫＩｔ＊尚ステーションのメモリ内容が
書きかえられる。
第３図はステーション１Ｇの詳＃ｌｔ−示すブロック図
である。ステーションｌＯは、送信と受信とを切換える
スイッチ１１．伝送ループ４より逆流を防止する逆流防
止ダイオード１１１ｅ’１２ｂｌ自己のデータを直列の
パルス列信号に変換するＰ−８（パラレル・シリアル）
変換装置１３．ループ４からの信号を並列信号に変換す
る８−Ｐ（シリアル・パラレル）変換装置１４．送信元
チェック回路１５．自己ステーションナンバー設定回路
１６、処理装置１７、データチェック回路１８゜ステー
ションメモリ１９．処理装置２０．パス結合共有メモリ
２１よル成る。ステーションメモリ１９におけるメモリ
の割付けは第４図の如くであシ、ステーションφｌ〜φ
ｎに対応して所定メモリ領域が順次割当てられている。
である。ステーションｌＯは、送信と受信とを切換える
スイッチ１１．伝送ループ４より逆流を防止する逆流防
止ダイオード１１１ｅ’１２ｂｌ自己のデータを直列の
パルス列信号に変換するＰ−８（パラレル・シリアル）
変換装置１３．ループ４からの信号を並列信号に変換す
る８−Ｐ（シリアル・パラレル）変換装置１４．送信元
チェック回路１５．自己ステーションナンバー設定回路
１６、処理装置１７、データチェック回路１８゜ステー
ションメモリ１９．処理装置２０．パス結合共有メモリ
２１よル成る。ステーションメモリ１９におけるメモリ
の割付けは第４図の如くであシ、ステーションφｌ〜φ
ｎに対応して所定メモリ領域が順次割当てられている。
従って、マイクロコンピュータ群の夫々が同一の情＠を
把握していることくなる。
把握していることくなる。
第３図において、ステーション１Ｇが送信ステーション
の場合にはスイッチ１１は開き逆流防止ダイオード１２
ｂを通して送出され良信号が、ループを一巡して戻って
きたときの混触を防ぐと同時に逆ｆＩＬ防止ダイオード
１２ａを通って受けとられ８−Ｐ変換装置１４によって
並列信号に変換されて、送出され良信号と一致するかど
うかがデータチェック回路１８によってチェックされる
。処理装置１７ｒｉ送信元である場合にはステーション
メモリ１９から自己エリアの信号をとシ出してライン上
に送る。蟲蚊ステーションが受信ステーションである場
合にはスイッチ１１は閉になってお夛、ｐ−ｓ変換装置
１３は機能しない。この場合はもっばら８−Ｐ変換装置
１４を通じて信号がラインよシ受取られ、処理装置１７
によって、ライン４から読取られたデータの受信元のス
テーションナンバーに対応しり、ステーションメモリ１
９の所定エリアに書込まれる。
の場合にはスイッチ１１は開き逆流防止ダイオード１２
ｂを通して送出され良信号が、ループを一巡して戻って
きたときの混触を防ぐと同時に逆ｆＩＬ防止ダイオード
１２ａを通って受けとられ８−Ｐ変換装置１４によって
並列信号に変換されて、送出され良信号と一致するかど
うかがデータチェック回路１８によってチェックされる
。処理装置１７ｒｉ送信元である場合にはステーション
メモリ１９から自己エリアの信号をとシ出してライン上
に送る。蟲蚊ステーションが受信ステーションである場
合にはスイッチ１１は閉になってお夛、ｐ−ｓ変換装置
１３は機能しない。この場合はもっばら８−Ｐ変換装置
１４を通じて信号がラインよシ受取られ、処理装置１７
によって、ライン４から読取られたデータの受信元のス
テーションナンバーに対応しり、ステーションメモリ１
９の所定エリアに書込まれる。
第５図はデータ伝送７オーマツトで６シ、先頭に発信ス
テーションナンバーφに、そのめとにデータが続く。さ
らにデータのビットを反転したデータが続き、受信ステ
ーションでの反転２遅送チエツクに用いられる。受信デ
ータのステーションナンバーφＫＫＩを加えたものが自
己ステーショ・ンの設定ナンバーｔ（自己アドレス設定
回路１６によシ設定される）に等しい場合、ステーショ
ンにの次に該ステーションが送信ステーションとなるこ
とを示す。このチェックは送信元チェック回路１５によ
シ行なわれる。伝送に際しては、φ１ステーションでは
自己のステーションメモリ内のφｌアドレス（例えばＯ
〜１キロワードが割当てられる）が選択され、このアド
レス分（ＩＫＷ分）のデータが処３１俟置１７およびφ
１ステーションのＰ−８変換装置１３を経て、ループ回
線４上に送信される。このとき残シの他の総てのステー
ションは総て受信状ＩＬ！ＩＫめシ、このデータを総て
自己のステーションメモリ１９のφ１エリアに書込む。
テーションナンバーφに、そのめとにデータが続く。さ
らにデータのビットを反転したデータが続き、受信ステ
ーションでの反転２遅送チエツクに用いられる。受信デ
ータのステーションナンバーφＫＫＩを加えたものが自
己ステーショ・ンの設定ナンバーｔ（自己アドレス設定
回路１６によシ設定される）に等しい場合、ステーショ
ンにの次に該ステーションが送信ステーションとなるこ
とを示す。このチェックは送信元チェック回路１５によ
シ行なわれる。伝送に際しては、φ１ステーションでは
自己のステーションメモリ内のφｌアドレス（例えばＯ
〜１キロワードが割当てられる）が選択され、このアド
レス分（ＩＫＷ分）のデータが処３１俟置１７およびφ
１ステーションのＰ−８変換装置１３を経て、ループ回
線４上に送信される。このとき残シの他の総てのステー
ションは総て受信状ＩＬ！ＩＫめシ、このデータを総て
自己のステーションメモリ１９のφ１エリアに書込む。
φ１ステーションは送信完了信号を発すると。
前回のデータＫｒｉ発信ステーションナンバーが付され
ており、それに１を加えた数値に一致するステーション
（このケースではφ２ステーション）が次の送信ステー
ションとなシ、φ２ステーションのメモリのφ２エリア
のデータｔｐ−ｓ変換装置１３を経て直列信号に変換し
て、ループ回［４上にのせる。他の（Ｉｎ−１）ケ所の
ステー７Ｈンは総て受信ステーションとなって、受信し
たデータを各々のステーションのメモリのφ２エリアに
書込む。以下同様にしてφ３〜φｎステーションへと順
次進む。送信完了信号が発信されて一定時間にわ九シ送
信ステーションがない場合にはφｌステーションが起動
される。
ており、それに１を加えた数値に一致するステーション
（このケースではφ２ステーション）が次の送信ステー
ションとなシ、φ２ステーションのメモリのφ２エリア
のデータｔｐ−ｓ変換装置１３を経て直列信号に変換し
て、ループ回［４上にのせる。他の（Ｉｎ−１）ケ所の
ステー７Ｈンは総て受信ステーションとなって、受信し
たデータを各々のステーションのメモリのφ２エリアに
書込む。以下同様にしてφ３〜φｎステーションへと順
次進む。送信完了信号が発信されて一定時間にわ九シ送
信ステーションがない場合にはφｌステーションが起動
される。
チェック機能としては、データチェック回路１８によ）
、ループを一巡して戻ってきたデータと自己が送信した
データとを照合し、札異がある場合には該当ステーショ
ンは送信完了信号を発することなく、自己のデータを再
送する。これを所定回数繰〕返しても一致せぬ場合には
回−故障信号を発する。以上によって、各マイクロコン
ピュータ群は全く同一の情１１１ｔ−得ることができる
。
、ループを一巡して戻ってきたデータと自己が送信した
データとを照合し、札異がある場合には該当ステーショ
ンは送信完了信号を発することなく、自己のデータを再
送する。これを所定回数繰〕返しても一致せぬ場合には
回−故障信号を発する。以上によって、各マイクロコン
ピュータ群は全く同一の情１１１ｔ−得ることができる
。
前述したように木兄開拡バス結合方式を採用している。
これは制御的にデータ共有性の強い一つの群内のマイク
ロコンピュータは地域的にも近接設置（通常開−又は同
一列盤内に設置される）され、一つの設備に対して複数
のマイクロコンピュータが、ＤＤＣ的に制御を行なうの
で、きわめて高速にデータを伝送する必要があるが、こ
の問題に対処するものである。このようにパス結合方式
で同報通信を行なうととくよシ、選択されデータを自群
のステーションの自己エリアに格納する方式をとシ、い
たずらに多量のデータを全群のステーションに送信する
無駄を省き、高速性を保つ。
ロコンピュータは地域的にも近接設置（通常開−又は同
一列盤内に設置される）され、一つの設備に対して複数
のマイクロコンピュータが、ＤＤＣ的に制御を行なうの
で、きわめて高速にデータを伝送する必要があるが、こ
の問題に対処するものである。このようにパス結合方式
で同報通信を行なうととくよシ、選択されデータを自群
のステーションの自己エリアに格納する方式をとシ、い
たずらに多量のデータを全群のステーションに送信する
無駄を省き、高速性を保つ。
処理装置２０はメモリ２１（バス結合内の共有メモリ）
からマイクロコンピュータ群間に必要なデータをステー
ションメモリ１９の該尚エリアに書込むことを行なう。
からマイクロコンピュータ群間に必要なデータをステー
ションメモリ１９の該尚エリアに書込むことを行なう。
これＫよシバス結合内の各マイクロコンピュータは他群
の悄＠を知ることがてきる。
の悄＠を知ることがてきる。
以上詳述したように本発明の実施例によれば。
具体的に次のような利点が得られる。
（１）群内のマイクロコンピュータ相互に交換されるデ
ータ量も多く、かつ高速を有するパス結合方式を採用し
、相互に距離がある群間の伝送方式にはシリアル伝送を
用いるので、最も経済的なシステム構成が可能となる。
ータ量も多く、かつ高速を有するパス結合方式を採用し
、相互に距離がある群間の伝送方式にはシリアル伝送を
用いるので、最も経済的なシステム構成が可能となる。
Ｑ） 群間結合用として採用されるシリアル転送方式は
、各群が順次データの送信元となり、中央制御装置とか
マスターステーションと称するものが存在しなｉので、
安価になるとともに５通信手続の丸めの時間が短縮（普
通のデータウェイに存在するオーバーヘッド時間が大幅
に削減）される九めに従来のループ方式シリアル転送方
式の欠点が６つ九オーバーヘッド時間の積み重ねによる
低速化現象が避けられ、高速ＤＤＣ用データウェイが実
現される。
、各群が順次データの送信元となり、中央制御装置とか
マスターステーションと称するものが存在しなｉので、
安価になるとともに５通信手続の丸めの時間が短縮（普
通のデータウェイに存在するオーバーヘッド時間が大幅
に削減）される九めに従来のループ方式シリアル転送方
式の欠点が６つ九オーバーヘッド時間の積み重ねによる
低速化現象が避けられ、高速ＤＤＣ用データウェイが実
現される。
本発明によれば、マイクロコンピュータシステムにおけ
る伝送速度を経済的に高速化することができる。
□
る伝送速度を経済的に高速化することができる。
□
第１図は従来のマルチマイクロコンピュータによる分散
型側＃システムの構成図、＠２図は本発ｊ（／／
３０２ ３θ７第 ３ 図
型側＃システムの構成図、＠２図は本発ｊ（／／
３０２ ３θ７第 ３ 図
Claims (1)
- 【特許請求の範囲】 １６ ループ状の伝送路に複数のマイクロコンピュー
タをグループ化し九マイクロコンピュータ評の複数を成
る距離をもって分散配置し相互に情報の交換を前記伝送
路を介して行なうためのマイクロコンピュータシステム
の伝送装置において、前記マイクロコンピュータ群の１
つを構成する前記複数のマイクロコンピュータ相互をパ
スで結合すると共に、皺バスに結合されて他のマイクロ
コンピュータ群よ）のアドレス信号を解読して自群が送
信すべきか受信すべきかを判定し該判定結果に従って情
報の送受を行なうステーションを前記コンピュータ群の
各々ＩＣ設けたこと１特営とするマイクロコンピュータ
システムの伝送装置。 ２ 前記ステーションは、前記伝送路上に散在する他の
ステーションよシの情＠を個別に記憶するバッファメモ
リを有する仁とを特徴とする特許請求の範囲第１項記載
のマイクロコンピュータシステムの伝送装置。 １ 前記ステーションは、自群内の複ａＯマイクロコン
ピュータのデータを他のマイクロコンピュータ群が必要
に応じて読出すと共に、前記他のマイクロコンピュータ
群よ〕の情報を必要に応じパス結合メモリに書込む処理
装置を有することを特徴とする特許請求の範囲＃Ｉ１項
記載のマイクロコンピュータシステムの伝送装置。 表 前記複数のステージ胃ンＩｆｉ、サイクリックに送
信元となることｆ：４！徴とする４Ｉ杵請求の範囲第１
１［記載のマイクロコンピュータシステムの伝送装置。 ＆ 前記ステーションは、自群が送信元でるる場合、送
信したデ〜りが前記伝送路を一巡して戻ったデータ内容
と送信したデータ内容とを比較することにより回線の正
常性を判定するチェック回路を有することを特徴とする
特許請求の範囲第１項記載のマイクロコンピュータシス
テムの伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196854A JPS5899832A (ja) | 1981-12-09 | 1981-12-09 | マイクロコンピユ−タシステムの伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196854A JPS5899832A (ja) | 1981-12-09 | 1981-12-09 | マイクロコンピユ−タシステムの伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5899832A true JPS5899832A (ja) | 1983-06-14 |
Family
ID=16364756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196854A Pending JPS5899832A (ja) | 1981-12-09 | 1981-12-09 | マイクロコンピユ−タシステムの伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5899832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212941A (ja) * | 1985-03-18 | 1986-09-20 | Shinryo Air Conditioning Co Ltd | ビル内設備機器ｌａｎ型中央管理システム |
| JPH03295330A (ja) * | 1990-04-13 | 1991-12-26 | Ono Sokki Co Ltd | 伝送装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4941045A (ja) * | 1972-08-26 | 1974-04-17 | ||
| JPS5216105A (en) * | 1975-07-29 | 1977-02-07 | Nippon Syst Kogyo Kk | Addressing system in data transfer |
| JPS55159622A (en) * | 1979-05-30 | 1980-12-11 | Nippon Telegr & Teleph Corp <Ntt> | Current switching circuit |
| JPS57162853A (en) * | 1981-03-31 | 1982-10-06 | Toshiba Corp | Data transmission system |
-
1981
- 1981-12-09 JP JP56196854A patent/JPS5899832A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4941045A (ja) * | 1972-08-26 | 1974-04-17 | ||
| JPS5216105A (en) * | 1975-07-29 | 1977-02-07 | Nippon Syst Kogyo Kk | Addressing system in data transfer |
| JPS55159622A (en) * | 1979-05-30 | 1980-12-11 | Nippon Telegr & Teleph Corp <Ntt> | Current switching circuit |
| JPS57162853A (en) * | 1981-03-31 | 1982-10-06 | Toshiba Corp | Data transmission system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212941A (ja) * | 1985-03-18 | 1986-09-20 | Shinryo Air Conditioning Co Ltd | ビル内設備機器ｌａｎ型中央管理システム |
| JPH03295330A (ja) * | 1990-04-13 | 1991-12-26 | Ono Sokki Co Ltd | 伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4441162A (en) | Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium | |
| US4608700A (en) | Serial multi-drop data link | |
| US4692862A (en) | Rapid message transmission system between computers and method | |
| EP0183080B1 (en) | Loop transmission system with a variable station connection order | |
| GB2132798A (en) | Multiprocessor-memory data transfer network | |
| JPS5899832A (ja) | マイクロコンピユ−タシステムの伝送装置 | |
| EP0064074B1 (en) | Data transmitting link | |
| JPS62166634A (ja) | 双方向ｃａｔｖシステムにおける端末装置アドレス設定方式 | |
| US5721946A (en) | Signal transfer method having unique word assigned to terminal stations appended before control frames originated from control station and terminal stations | |
| EP0076408B1 (en) | Functional addressing method for a multiplexed data bus | |
| SU1043710A1 (ru) | Устройство дл приема и передачи информации | |
| SU920695A1 (ru) | Многоканальное устройство обмена дл многомашинной вычислительной системы | |
| JP2538901B2 (ja) | バス結合装置 | |
| KR0165082B1 (ko) | 전전자 교환기의 프로세서 모듈간 데이타 송수신 방법 및 그 장치 | |
| JPS58119005A (ja) | 熱間圧延制御装置 | |
| JPS5860842A (ja) | 航空機用光デ−タバスシステム | |
| JP3476660B2 (ja) | Ａｔｍスイッチ | |
| JPS63184131A (ja) | デイスク共有方式 | |
| SU736083A1 (ru) | Устройство дл сопр жени устройств ввода-вывода с цвм | |
| JPS5955507A (ja) | 並列処理型プログラマブル・コントロ−ラの制御方式 | |
| JPH04342022A (ja) | シフト型ビット−バイト変換方式 | |
| JPH0220027B2 (ja) | ||
| JPS60182891A (ja) | Ｃａｔｖシステムにおける双方向通信方法 | |
| JPS5915585B2 (ja) | 高速デ−タ伝送装置 | |
| JPS57203123A (en) | High speed interface |