JPH03295330A - 伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、シリアル通信ポートを備えた装置間てリア
ルタイムにデータ通信を行うための伝送装置に関するも
のである。

［従来の技術］ 計測器や測定器にあって、そのデータを転送するに際し
ては、従来、次のような方式か採用されていた。

（ａ）ＬＡＮ　（ローカル・エリア・ネットワーク）、
ＣＰ−ＩＢ　（ｉｌ用インターフェイスハス）を用いて
データ収集を行う。

（ｂ）マルチハスなどのインテリジェントハスに計測ボ
ート（Ａ／Ｄ変換器、カウンタなと）を配設してデータ
を収集する。

（Ｃ）計測されたデータを必要とする装置の各々に計測
ボートを配設し、システムを構築する。

［発明か解決しようとする課題］ しかし、上記した従来の各方式においては、次のような
問題かある。

（ａ）ＬＡＮはファイル転送を基本としており、定まっ
たプロトコルに規定されたデータの通信のみを行ってあ
り、１データを転送するようなアプリケーションには不
向きである。また、ＧＰ−ＩＢは、成る程度距離のある
装置間を結んでデータの交換を行うか、パスラインはパ
ラレルハスてあり、ハンドシェイクを必要とし、転送ス
ピードも遅い。

（ｂ）遠距離に及ぶ装置間の結合は考えられておらず、
通常ハスラインはマザーボードて構成されるため、設置
場所が固定され、システム構築のフレキシどリティーに
欠ける。

（Ｃ）同一データを多数の装置が計測するため、コスト
アップを招く。

すなわち従来のデータ転送方式は、構築に制約か多く、
配線も複雑であった。

この発明の目的は、上記した従来技術の実情に鑑みてな
されたちのてあり、自由度があって構成の簡単な伝送装
置を提供することにある。

［課題を解決するための手段］ 上記の目的を達成するために、この発明は、各々がデー
タバス及びアドレスバスを備えた少なくとも２つの装置
間てデータの授受を行うための伝送装置において、送信
対象のデータ及び受信データが書き込まれるデュアルポ
ートメモリと、他装置に対しデータ及びアドレスをシリ
アル信号に交換して送出するシリアルデータトランスミ
ッタと、他装置からのデータ及びアドレスを受信してパ
ラレル信号に変換するシリアルデータレシーバと、該シ
リアルデータレシーバて受信したデータを前記デュアル
ポートメモリへ記憶させると共に送信時に前記デュアル
ポートメモリからデータを読み出して前記シリアルデー
タトランスミッタへ出力させる制御手段とを設けるよう
にしている。

［作用］ 上記した手段によれば、デュアルポートメモリは、他装
置で生成したデータを自装置のものとして使用すること
かでき、よってシステム全体のデータを共有することが
できる。このデュアルポートメモリのデータを高速にシ
リアル送信すると共に、他装置から受信したシリアルデ
ータをパラレルに変換してデュアルポートメモリへ格納
することにより、データがリアルタイムに転送される。

したがって、装置間配線を少くてきることにより配線ミ
スか低減され、かつ工期及び工事コストの低減が可能に
なる。

［実施例］ 第１図はこの発明よる伝送装置の概略構成を示すブロッ
ク図である。

リアルタイム計測装置１及びこのリアルタイム計測装置
ｌからデータを取得するパーソナルコンピュータ（ＰＣ
）２の各々には、同一構成のシリアルループハスコント
ローラ３ａ、３ｂか設けられ、シリアルループバスコン
トローラ３ａ、３ｂ相互間は複数（送、受容２本、合計
４本）の同軸ケーブル４によって接続されている。

第２図は第１図の伝送装置に用いられるシリアルループ
バスコントローラの詳細を示すブロック図である。

リアルタイム計測装Ｍ１またはパーソナルコンピュータ
２のデータバス及びアドレスバスには、自装置か発生し
たデータ及び他装置のデータを書き込む、すなわち共有
データの読み込み／書き込みを行うためのデュアルポー
トメモリ（ＤＰＭ）５か接続される。更に、データバス
及びアドレスバスにはセントコマントラ・ンチ９及び転
送用のＰＩＦＯＲＡＭ（ファースト・イン・ファースト
・アウト　ランダム・アクセス・メモリ）６及びＰＩＦ
ＯＲＡＭ７が接続される。また、データバスにはレシー
ブコマンドラッチ８か接続され、後記する高速シリアル
データレシーバ１１か受信したコマンドをラッチする。

さらにアドレスバスにはセントコマンドラッチ９か接続
され、転送するコマンドをラッチする。

相手装置に対しデータを出力する出力（ＯＵＴ）端子に
は、送信データをパラレルからシリアルに変換する高速
シリアルデータトランスミッタ１０か接続され、一方、
相手ＩＩかうのデータを入力する入力（ＩＮ）端子には
、受信データをシリアルからパラレルに変換する高速シ
リアルデータレシーバ１１か接続されている。

高速シリアルデータレジ−八１１には、このしシー八が
受信したデータを一時的に格納するＰＩＦＯＲＡＭ１２
か接続されている。このＦＩＦＯＲＡＭ１２とデュアル
ポートメモリ５間には、該ＰＩＦＯＲＡＭ１２からデー
タを読み出すと共にデュアルポートメモリ５に書き込む
データを一時的に格納するデータ／アドレスラッチ１３
が接続されている。また、ＦＩＦＯＲＡＭ６．７及びセ
ントコマンドラッチ９には、レジスタファイル１４が接
続されている。

装置の割り込みライン及びコントロールラインの他、前
記各部材の各々にはコントローラ！５が接続され、シリ
アルループバスコントローラの制御を管理すると共に自
装置のＣＰＵとのインターフェースを行っている。さら
にコントローラ１５は、エラー及び割り込みを要するデ
ータの判別を行い、ＣＰＵに割り込み要求を行う。

次に、以上の構成による実施例の動作を第３図〜第６図
に基づいて説明する。なお、以下の説明では、ステップ
をＳて表記している。

第３図は相手方よりのデータ受信のためのシリアル受信
の処理を示し、高速シリアルデータレシーバ１１にデー
タが入ると（Ｓ３１）、これをＦＩＦＯＲＡＭ１２に書
き込む（Ｓ３２）、以。

後、第５図の処理が実行される。

第４図はリアルタイム計測装置１又はパーソナルコンピ
ュータ２内のＣＰＵ　（中央処理装置）によって書き込
みを行うための処理を示すものであり、デュアルポート
メモリ５にデータを書き込む（Ｓ４１）と共に、ＰＩＦ
ＯＲＡＭ６にデータを書き込み、ＰＩＦＯＲＡＭ７にア
ドレスを書き込む（Ｓ４２）。

第５図は受信処理の詳細を示すフローチャートである。

この処理は、第３図の処理に引き続き実行されるもので
ある。

まず、受信用のＦＩＦＯＲＡＭ１２にデータが有るか否
かを判定（Ｓ５１）Ｌ／、データか有ればレジスタファ
イル１４に余裕が有るか否かを判定する（Ｓ５２）。レ
ジスタファイル１４に空きがあればＰＩＦＯＲＡＭ１２
からデータを読み出す（Ｓ５３）。

この後、レジスタファイルＩ４にデータを書き込む（Ｓ
５４）と共に、データ／アドレスラッチ１３にラッチす
る（Ｓ５４）。このデータ／アドレスラッチ１３ては、
次のようにデータ及びアドレスを４回ラッチする。

■データ：アドレス　Ｌバイト ■データ：アドレス　Ｈバイト ■データ：データ　　Ｌバイト ■データ：データ　　Ｈバイト ついて、４回の読み出しが終了したか否かを判定しく５
５６）、４回未満てあればＳ５２に戻り、以降の処理を
再実行する。４回の読み出しか終了すると、エラーの有
無を判定しく５５７）、エラーかあれば処理を終了する
。一方、エラーが無い場合には、自装置が発行したデー
タであるか否かを判定しく５５８）、自装置からであれ
ば処理を糺了し、他装置からのデータてあればデュアル
ポートメモリ５にデータを書き込む（Ｓ５９）と共に受
信フラグをオンにする（Ｓ６０）。

次に、＃！６図を参照して転送処理を説明する。

ここには、第４図のＣＰＵ書き込み処理に続く転送処理
、及び第５図の受信処理に続く転送処理か示されている
。

まず、ＣＰＵ書き込みシーケンスからの処理について説
明する。ＰＩＦＯＲＡＭ６にデータか有るか否かを判定
しく５６１）、データか有れば転送フラグかオフか否か
を判定する（Ｓ６２）。

転送フラグかオフであれば、転送フラグをオンにしく５
６３）、ＦＩＦＯＲＡＭ６からデータを読み出しく５６
４）、これを高速シリアルデータトランスミッタ１０に
書き込み（Ｓ６５）、シリアル転送を行う。この読み出
しか４回行われたか否かを判定しく５６６）、読み出し
か終了すれば転送フラグをオフにする（Ｓ６７）。読み
出しか４回未満てあれば、Ｓ６４に処理を戻し、以降の
処理を再実行する。

このように４回読み出しを行う理由は、パラレル８ビ・
ントをシリアル化し、シリアルラインをバスとして使用
するため、アドレスとデータの３２ビツトを１組として
シリアル転送を行っていることにある。

次に、受信シーケンスからの処理について説明する。

受信フラグかオンか否かを判定しく５６Ｂ）、受信フラ
ゾかオンであれは転送フラグかオフか否かを判定する（
Ｓ６９）。転送フラグかオフであれば、転送フラグをオ
ンにし、レジスタファイル１４からデータを読み出す（
Ｓ７１）と共に高速シリアルデータトランスミッタ１０
にデータを書き込む（Ｓ６５）。この読み出しが４回行
われたか否かを判定しく５７２）、４回未満であればＳ
７１に処理を戻し、４回終了であれば転送フラグをオフ
にする（Ｓ６７）。

なお、ＣＰＵヘデータを読み込むには、Ｓ５９て書き込
み処理のなされたデュアルポートメモリ５から読み出し
を行えばよい。

以上のように、デュアルポートメモリ５を用いて共有メ
モリを構築したことにより、他装置のデータを自装置の
データとして用いることかでき、処理回路の重複を避け
ることかできるほか、データ交換のために手順を必要と
しない、このため、ＤＭＡ　（ダイレクト・メモリ・ア
クセス）のようにＣＰＵにウェイトを発生させてＣＰＵ
の動作を中断させるといった自体は殆ど生しない。さら
に、デュアルポートメモリ５に対し装置間で高速にシリ
アル伝送を行うことにより、配線を少くしなからデータ
をリアルタイムに転送することか可能になる。このよう
に配線数を低減できることによって、誤配線、接続不良
などを低減し、破線工期、工事費などを大幅に低減する
ことかてきる。

第７図はこの発明の他の実施例を示すブロック図である
。

前記実施例は、２つの装置間でのデータ転送を行うもの
であフたか、この実施例はパーソナルコンピュータ２に
複数の計測器などからなる計測システムをループ結合す
る場合の接続を示している。

パーソナルコンピュータ２、ＥＷＳ　（エンジニアリン
グ・ワーク・ステーション）１６、設定器１７．１８、
アクチュエータ１９、動力計コントローラ２０、計測器
２１及び計測器２２の各々には、第２図に示した構成の
シリアルループハスコントローラ３か装着されている。

ここに示すシステムは、計測室と実験室から成り、縦点
線部分から右側が実験室を示し、左側か計測室を示し、
アクチュエータ１９か地上１階に設置され、動力計コン
トローラ２０か地下に配置されている。そして、計測室
に対し実験室は遠隔地にあり、ノイズの影響を受は易い
状態にある。

この実施例の場合、ＥＷＳｌ　６、設定器１７１８、計
測器２１及び計測器２２とパーソナルコンピュータ２か
ループの一部を成すようにシリアル接続され、隣接間は
同軸ケーブルによって接続されている、そして、設定器
１８と計測器２２間には、光ケーブル２３によってシリ
アル結合されたアクチュエータ１９及び動力計コントロ
ーラ２０か接続されている。さらに設定器１８とアクチ
ュエータ１９の間の光ケーブル２３間、及び計測器２１
と動力計コントローラ２０の間の光ケーブル２３間には
、電気信号と光信号を相互変換するための光コンバータ
２４か配設されている。

このように、シリアルループハスコントローラ３を設け
ると共に、ループを形成し、かつ遠隔地との接続を光ケ
ーブル２３によって行っているため、ノイズの影響を受
けることかない。

そして、シリアルラインをループ結合することにより、
多段に複数の装置間相互を結合でき、シリアルラインを
無駄なく使用することかｊｉｆ能になる。この場合、各
装置にはデュアルポートメモリ５て書き込むことのでき
るアドレスか割り振られており、データを受信した際に
そのアドレスか自装置のものてあれば転送は終−ｒする
か、自装置のアドレスでないデータはデュアルポートメ
モリ５に書き込まれると同時に次段の装置へそのまま転
送される。

したかって、有る装置か発生したデータは、自装置に返
送されるまで転送され続けるのて、多段装を間のループ
バスとしての構成か可使になる。

［発明の効果］ 以上より明らかなように、この発明によれば、各々がデ
ータバス及びアドレスバスを備えた少なくとも２つの装
置間でデータの授受を行うための伝送装置において、送
信対象のデータ及び受信データが書き込まれるデュアル
ポートメモリと、他装置に対しデータ及びアドレスをシ
リアル信号に交換して送出するシリアルデータトランス
ミッタと、他装置からのデータ及びアドレスを受信して
パラレル信号に変換するシリアルデータレシーバと、該
シリアルデータレシーバで受信したデータを前記デュア
ルポートメモリへ記憶させると共に送信時に前記デュア
ルポートメモリからデータを読み出して前記シリアルデ
ータトランスミッタへ出力させる制御手段とを設けるよ
うにしたのて、配線を少なくしながらデータをリアルタ
イムに転送することが可能になる。配線数を低減てきる
ことによって、誤配線、接続不良などを低減し、配線工
期、工事費などを大幅に低減することかてきる。

また、シリアルラインをループ結合することにより、多
段に複数の装置間相互を結合でき、シリアルライな無駄
なく使用することが可能になる。

【図面の簡単な説明】

第１図はこの発明による伝送装置の概略構成を示すブロ
ック図、第２図は第１図の伝送装置に用いられるシリア
ルループハスコントローラの詳細を示すブロック図、第
３図は相手方よりのデータ受信のためのシリアル受信の
処理を示すフローチャート、第４図は計測装置又はコン
ピュータ側のＣＰＵによって書き込みを行うための処理
を示すフローチャート、第５図は受信処理の詳細を示す
フローチャート、第６図はこの発明の転送処理を示すフ
ローチャート、第７図はこの発明の他の実施例を示すブ
ロック図である。 図中。 ｌ：リアルタイム計測装置 ２：パーソナルコンピュータ ３．３ａ、３ｂニジリアルループバスコントローラ ４：同軸ケーブル ５：デュアルポートメそり ６．７：ＦＩＦＯＲＡＭ ９：セントコマントラッチ １０：高速シリアルデータトランスミッタ】ｌ　高速シ
リアルデータレシーバ １２：　Ｐ　Ｉ　ＦＯＲＡＭ １３：データ／アドレスラッチ １４ニレシスタフアイル １５：コントローラ 】５：エンジニアリング・ワーク・ステーション １７、１８　　設定器 １９：アクチュエータ ２０：動力計コントローラ ２１．２２：計測器 ２３：光ケーブル ２４コ光コンバータ 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 各々がデータバス及びアドレスバスを備えた少なくとも
   ２つの装置間でデータの授受を行うための伝送装置にお
   いて、送信対象のデータ及び受信データが書き込まれる
   デュアルポートメモリと、他装置に対しデータ及びアド
   レスをシリアル信号に交換して送出するシリアルデータ
   トランスミッタと、他装置からのデータ及びアドレスを
   受信してパラレル信号に変換するシリアルデータレシー
   バと、該シリアルデータレシーバで受信したデータを前
   記デュアルポートメモリへ記憶させると共に送信時に前
   記デュアルポートメモリからデータを読み出して前記シ
   リアルデータトランスミッタへ出力させる制御手段とを
   具備したことを特徴とする伝送装置。