JP3202648B2 - データ転送装置およびデータ転送システム - Google Patents

データ転送装置およびデータ転送システム

Info

Publication number
JP3202648B2
JP3202648B2 JP09333997A JP9333997A JP3202648B2 JP 3202648 B2 JP3202648 B2 JP 3202648B2 JP 09333997 A JP09333997 A JP 09333997A JP 9333997 A JP9333997 A JP 9333997A JP 3202648 B2 JP3202648 B2 JP 3202648B2
Authority
JP
Japan
Prior art keywords
output
port
input
data transfer
global port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09333997A
Other languages
English (en)
Other versions
JPH10289191A (ja
Inventor
純一 田草川
Original Assignee
甲府日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 甲府日本電気株式会社 filed Critical 甲府日本電気株式会社
Priority to JP09333997A priority Critical patent/JP3202648B2/ja
Publication of JPH10289191A publication Critical patent/JPH10289191A/ja
Application granted granted Critical
Publication of JP3202648B2 publication Critical patent/JP3202648B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はデータ転送装置およ
びデータ転送システムに関し、特にコンピュータシステ
ムのプロセッサ、メモリ装置、I/O装置間のデータ転
送を行うデータ転送装置およびデータ転送システムに関
する。
【0002】
【従来の技術】従来、コンピュータシステムにおけるプ
ロセッサ、メモリ、I/O装置間の接続形態としては、
「コンピュータ・アーキテクチャ 設計・実現・評価の
定量的アプローチ(著者 David A.Patte
rson,Jhon L.Hennessy 訳者 富
田眞治,村上和彰,新寛治男 日経BP社 第1版1刷
pp548−556)」に示されるような、バス接続が
一般的である。
【0003】他のプロセッサ、メモリ、I/O装置間の
接続形態に関しては、「1992年2月、NEC技報
第45巻第1号 pp18〜19」に示されるような、
スター接続方式がある。
【0004】
【発明が解決しようとする課題】上述した従来の技術の
第1の問題点は装置間接続形態がバス接続である場合、
バスの最大転送速度がバスの総配線長や接続される装置
の数により制限を受けるため、装置の接続数増加と高性
能化の要求は互いに矛盾することである。
【0005】特に、I/Oバスはコンピュータシステム
の使用形態により接続形態は多種に渡り、周辺装置の接
続数も変化するため、接続数を確保しながらバスの転送
性能(スループット性能)を確保する必要がある。
【0006】第2の問題点は、スター接続の形態ではシ
ステムインタフェース制御部の入出力信号数が接続する
装置数に依存するため、バス接続方式と比べて接続され
る装置の数に制限を受ける。また、システムインタフェ
ース制御部の入出力信号の増加によるコストアップが発
生する。
【0007】本発明の目的は、接続装置の台数に応じて
データ転送装置の構成が柔軟に変更でき、かつ、充分な
データ転送性能の確保が可能なデータ転送装置およびデ
ータ転送システムを提供することである。
【0008】
【課題を解決するための手段】本発明の第1のデータ転
送装置は、プロセッサ、メモリ装置、I/O装置間のデ
ータ転送を行うデータ転送装置であって、前記プロセッ
サ、前記メモリ装置、前記I/O装置を接続するための
入出力ローカルポートと、他データ転送装置を接続する
ための単方向の入力グローバルポートおよび出力グロー
バルポートと、前記入出力ローカルポートと前記出力グ
ローバルポートと間のデータ転送プロトコルを変換する
手段と、前記入力グローバルポートから転送されたデー
タ転送要求を前記出力グローバルポートに転送する手段
と、前記入力グローバルポートから転送されたデータ転
送要求を前記入出力ローカルポートに転送する手段と、
前記入出力ローカルポートから転送されたデータ転送要
求を前記出力グローバルポートに転送する手段と、前記
入力グローバルポートから転送されたデータ転送要求を
前記出力グローバルポートに転送するか、前記入出力ロ
ーカルポートに転送するかを判定する手段と、閾値を保
持する閾値レジスタと、前記入力グローバルポートから
前記出力グローバルポートに出力されたデータ転送要求
の数を保持し、前記入出力ローカルポートからのデータ
転送要求が前記出力グローバルポートに出力されるとリ
セットされる出力済み要求数レジスタと、前記閾値レジ
スタの出力および前記出力済み要求数レジスタの出力を
比較する比較器と、前記入力グローバルポートからのデ
ータ転送要求および前記入出力ローカルポートからのデ
ータ転送要求が両方存在する場合に、前記比較器の出力
が閾値レジスタの方が大を示していれば前記入出力ロー
カルポートからのデータ転送要求を前記出力グローバル
ポートに転送するように順番を調停する組み合わせ回路
と、 を備えた複数のデータ転送装置を有し、前記入力グ
ローバルポートおよび前記出力グローバルポートをルー
プ状に接続して、前記データ装置間のデータ転送を行
う。
【0009】本発明の第2のデータ転送装置は、プロセ
ッサ、メモリ装置、I/O装置間のデータ転送を行うデ
ータ転送装置であって、前記プロセッサ、前記メモリ装
置、前記I/O装置を接続するための入出力ローカルポ
ートと、他データ転送装置を接続するための単方向の入
力グローバルポートおよび出力グローバルポートと、前
記入出力ローカルポートと前記出力グローバルポートと
間のデータ転送プロトコルを変換する手段と、前記入力
グローバルポートから転送されたデータ転送要求を前記
出力グローバルポートに転送する手段と、前記入力グロ
ーバルポートから転送されたデータ転送要求を前記入出
力ローカルポートに転送する手段と、前記入出力ローカ
ルポートから転送されたデータ転送要求を前記出力グロ
ーバルポートに転送する手段と、前記入力グローバルポ
ートから転送されたデータ転送要求を前記出力グローバ
ルポートに転送するか、前記入出力ローカルポートに転
送するかを判定する手段と、閾値を保持する閾値レジス
タと、前記入力グローバルポートから前記出力グローバ
ルポートに出力されたデータ転送要求の数を保持し、前
記入出力ローカルポートからのデータ転送要求が前記出
力グローバルポートに出力されるとリセットされる出力
済み要求数レジスタと、前記閾値レジスタの出力および
前記出力済み要求数レジスタの出力を比較する比較器
と、前記入力グローバルポートからのデータ転送要求お
よび前記入出力ローカルポートからのデータ転送要求が
両方存在する場合に、前記比較器の出力が閾値レジスタ
の方が大を示していれば前記入出力ローカルポートから
のデータ転送要求を前記出力グローバルポートに転送す
るように順番を調停する組み合わせ回路と、を備える第
1のデータ転送装置と、 プロセッサ、メモリ装置、I/
O装置、バス間のデータ転送を行うデータ転送装置であ
って、前記バスを接続するための入出力システムポート
と、他データ転送装置を接続するための単方向の入力グ
ローバルポートおよび出力グローバルポートと、前記入
出力システムポートと前記出力グローバルポートと間の
データ転送プロトコルを変換する手段と、前記入力グロ
ーバルポートから転送されたデータ転送要求を前記出力
グローバルポートに転送する手段と、前記入力グローバ
ルポートから転送されたデータ転送要求を前記入出力シ
ステムポートに転送する手段と、前記入出力システムポ
ートから転送されたデータ転送要求を前記出力グローバ
ルポートに転送する手段と、前記入力グローバルポート
から転送されたデータ転送要求を前記出力グローバルポ
ートに転送するか、前記入出力システムポートに転送す
るかを判定する手段と、閾値を保持する閾値レジスタ
と、前記入力グローバルポートから前記出力グローバル
ポートに出力されたデータ転送要求の数を保持し、前記
入出力ローカルポートからのデータ転送要求が前記出力
グローバルポートに出力されるとリセットされる出力済
み要求数レジスタと、前記閾値レジスタの出力および前
記出力済み要求数レジスタの出力を比較する比較器と、
前記入力グローバルポートからのデータ転送要求および
前記入出力ローカルポートからのデータ転送要求が両方
存在する場合に、前記比較器の出力が閾値レジスタの方
が大を示していれば前記入出力ローカルポートからのデ
ータ転送要求を前記出力グローバルポートに転送するよ
うに順番を調停する組み合わせ回路と、を備える第2の
データ転送装置と、を有し、1つ以上の第1のデータ転
送装置の前記入力グローバルポートおよび出力グローバ
ルポートと前記第2のデータ転送装置の前記出力グロー
バルポートおよび入力グローバルポートとをループ状に
接続し、前記第2のデータ転送装置の 前記入出力システ
ムポートと前記プロセッサ、前記メモリ装置、前記I/
O装置、バス間を接続し、1つ以上の前記第1のデータ
転送装置と第2のデータ転送装置との間のデータ転送を
行う。
【0010】本発明の第3のデータ転送システムは、プ
ロセッサ、メモリ装置、I/O装置間のデータ転送を行
うデータ転送装置であって、前記プロセッサ、前記メモ
リ装置、前記I/O装置を接続するための入出力ローカ
ルポートと、他データ転送装置を接続するための単方向
の入力グローバルポートおよび出力グローバルポート
と、前記入出力ローカルポートと前記出力グローバルポ
ートと間のデータ転送プロトコルを変換する手段と、前
記入力グローバルポートから転送されたデータ転送要求
を前記出力グローバルポートに転送する手段と、前記入
力グローバルポートから転送されたデータ転送要求を前
記入出力ローカルポートに転送する手段と、前記入出力
ローカルポートから転送されたデータ転送要求を前記出
力グローバルポートに転送する手段と、前記入力グロー
バルポートから転送されたデータ転送要求を前記出力グ
ローバルポートに転送するか、前記入出力ローカルポー
トに転送するかを判定する手段と、閾値を保持する閾値
レジスタと、前記入力グローバルポートから前記出力グ
ローバルポートに出力されたデータ転送要求の数を保持
し、前記入出力ローカルポートからのデータ転送要求が
前記出力グローバルポートに出力されるとリセットされ
る出力済み要求数レジスタと、前記閾値レジスタの出力
および前記出力済み要求数レジスタの出力を比較する比
較器と、前記入力グローバルポートからのデータ転送要
求および前記入出力ローカルポートからのデータ転送要
求が両方存在する場合に、前記比較器の出力が閾値レジ
スタの方が大を示していれば前記入出力ローカルポート
からのデータ転送要求を前記出力グローバルポートに転
送するように順番を調停する組み合わせ回路と、を備え
る第1のデータ転送装置と、 プロセッサ、メモリ装置、
I/O装置、バス間のデータ転送を行うデータ転送装置
であって、前記バスを接続するための入出力システムポ
ートと、他データ転送装置を接続するための単方向の入
力グローバルポートおよび出力グローバルポートと、前
記入出力システムポートと前記出力グローバルポートと
間のデータ転送プロトコルを変換する手段と、前記入力
グローバルポートから転送されたデータ転送要求を前記
出力グローバルポートに転送する手段と、前記入力グロ
ーバルポートから転送されたデータ転送要求を前記入出
力システムポートに転送する手段と、前記入出力システ
ムポートから転送されたデータ転送要求を前記出力グロ
ーバルポートに転送する手段と、前記入力グローバルポ
ートから転送されたデータ転送要求を前記出力グローバ
ルポートに転送するか、前記入出力システムポートに転
送するかを判定する手段と、閾値を保持する閾値レジス
タと、前記入力グローバルポートから前記出力グローバ
ルポートに出力されたデータ転送要求の数を保持し、前
記入出力ローカルポートからのデータ転送要求が前記出
力グローバルポートに出力されるとリセットされる出力
済み要求数レジスタと、前記閾値レジスタの出力および
前記出力済み要求数レジスタの出力を比較する比較器
と、前記入力グローバルポートからのデータ転送要求お
よび前記入出力ローカルポートからのデータ転送要求が
両方存在する場合に、前記比較器の出力が閾値レジスタ
の方が大を示していれば前記入出力ローカルポートから
のデータ転送要求を前記出力グローバルポートに転送す
るように順番を調停する組み合わせ回路と、を備える第
2のデータ転送装置と、を有し、1つ以上の第1のデー
タ転送装置の前記入力グローバルポートおよび出力グロ
ーバルポートと前記第2のデータ転送装置の前記出力グ
ローバルポートおよび入力グローバルポートとをループ
状に接続し、複数の前記第2のデータ転送 装置の前記入
出力システムポートと前記プロセッサ、前記メモリ装
置、前記I/O装置、バス間を接続し、1つ以上の前記
第1のデータ転送装置と複数の第2のデータ転送装置と
の間のデータ転送を行う。
【0011】
【0012】
【0013】[作用]グローバルポートにチェインする
転送装置の数は可変であり、接続装置の台数に制限を受
けない。また、コンピュータシステムの接続装置台数に
応じて、余分な転送装置は削除できるため、コストの低
減化が図れる。グローバルポートに転送装置をループ状
にチェインすることで、転送装置の台数に関わらず伝送
路のスループット性能は一定であり、データ転送システ
ムのスループット性能が装置の接続数に影響を受けな
い。
【0014】また、転送装置間のインタフェースが単方
向の単純なインタフェースで実現できるため、インタフ
ェースの制御がバス接続に比べて簡潔となり、ハード量
を削減できる。また、バス接続に比べ信号遅延制約のた
めの物理的な制約を受けにくく、物理構造的な自由度が
大きい。
【0015】また、データアクセス性能が要求されるよ
うな転送装置に関しては、システムポートに直に接続す
ることにより、データ転送性能の向上が図れる。
【0016】また、データ転送の頻度が高い装置毎にグ
ローバルポート内に閉じた構成にすることで、システム
ポートに発行する転送要求の頻度を低くすることがで
き、システムとしてのデータ転送性能が向上する。
【0017】また、システムポートとグローバルポート
を組み合わせて使用する事で、コストパフォーマンスに
優れた大規模なデータ転送システムを構成できる。
【0018】
【発明の実施の形態】次に、本発明の第1の実施の形態
について図2を参照して説明する。図2は、本発明の第
1の実施の形態を示すブロック図である。図2を参照す
ると、転送装置1はローカルポート11を介してプロセ
ッサ51と接続され、グローバルポート(入力)12を
介して転送装置4と接続され、グローバルポート(出
力)13を介して転送装置2と接続されている。転送装
置2はローカルポート21を介してプロセッサ52と接
続され、グローバルポート(入力)22を介して転送装
置1と接続され、グローバルポート(出力)23を介し
て転送装置3と接続されている。転送装置3はローカル
ポート31を介してI/O装置53と接続され、グロー
バルポート(入力)32を介して転送装置2と接続さ
れ、グローバルポート(出力)33を介して転送装置4
と接続されている。転送装置4はローカルポート41を
介してメモリ装置54と接続され、グローバルポート
(入力)42を介して転送装置3と接続され、グローバ
ルポート(出力)43を介して転送装置1と接続されて
いる。
【0019】次に転送装置1、2、3、4の内部構成に
ついて説明する。
【0020】図1は、本発明の第1の実施形態における
転送装置1、2、3、4の内部構成例を示すブロック図
である。転送装置1、2、3、4は同一構成のため、以
下は、転送装置1を例にとり説明する。図1において転
送装置1は外部インタフェースとしてローカルポート1
1とグローバルポート(入力)12とグローバルポート
(出力)13とを有する。
【0021】ローカルポート入出力制御回路61は、ロ
ーカルポート転送プロトコルに基づいて、ローカルポー
ト11に接続されている装置から他の装置に対するデー
タ転送要求の受け付け、および、他装置からローカルポ
ート11に接続されている装置に対するデータ転送要求
の送出を行う。グローバルポート入力制御回路62はグ
ローバルポート転送プロトコルに基づいて、グローバル
ポート(入力)12に接続されている転送装置からのデ
ータ転送要求の受け付けを行う。グローバルポート出力
制御回路63はグローバルポート転送プロトコルに基づ
いて、グローバルポート(出力)13に接続されている
転送装置へのデータ転送要求の送出を行う。
【0022】ローカルポート11に接続されている装置
から他の装置に対するデータ転送要求は、ローカルポー
ト入出力制御回路61を介してプロトコル変換回路64
に送られ、グローバルポート転送プロトコル用のフォー
マットに変換が行われる。変換されたデータ転送要求は
リクエストバッファ65に送られ、選択回路66とグロ
ーバルポート出力制御回路63を介して、グローバルポ
ート(出力)13に接続された転送装置に送出されるの
を待ち合わせる。
【0023】グローバルポート(入力)12に接続されて
いる転送装置から受け付けたデータ転送要求はグローバ
ルポート入力制御回路62を介して転送先判定回路67
に送られ、ローカルポート11に転送するべき転送要求
なのか、グローバルポート(出力)13に転送するべき
転送要求なのか判定が行われる。
【0024】転送先判定回路67においてローカルポー
ト11に転送するべき転送要求と判定された場合、転送
要求はプロトコル変換回路68によりローカルポート転
送プロトコル用のフォーマットに変換が行われる。変換
されたデータ転送要求はリクエストバッファ69に送ら
れ、ローカルポート入出力制御回路61を介してローカ
ルポート11に接続された装置に送出されるのを待ち合
わせる。
【0025】転送先判定回路67においてグローバルポ
ート(出力)13に転送するべき転送要求と判定された
場合、リクエストバッファ70に送られ、選択回路66
とグローバルポート出力制御回路63を介して、グロー
バルポート(出力)13に接続された転送装置に送出さ
れるのを待ち合わせる。リクエストバッファ65および
70は転送要求の有無を常に調停回路71に報告してお
り、リクエストバッファ65および70のどちらか片方
に転送要求が存在する場合には、選択回路66に対して
転送要求が存在するバッファを選択するように指示す
る。リクエストバッファ65および70の両方に転送要
求が存在する場合には、決められた調停ルールに基づい
て調停を行い、選択回路66に対して選択を指示する。
次に、調停回路71に関して図9を参照して説明する。
図9は、調停回路71を示す詳細ブロックである。接続
線601はリクエストバッファ70からのリクエスト要
求信号、接続線602はリクエストバッファ65からの
リクエスト要求信号、接続線603は選択回路66に対
する選択指示信号、接続線604はグローバルポート出
力制御回路63からのグローバルポートリクエスト発行
通知信号である。レジスタ605は調停のための閾値を
保持するレジスタでシステムの立ち上げ時に値は設定さ
れる。レジスタ606はリクエストバッファ70側から
グローバルポート(出力)13に発行されたリクエスト数
を保持するレジスタ、カウンタ607はプラス1カウン
タ、比較器608はレジスタ605とレジスタ606の
値の比較器である。リクエストバッファ65からリクエ
スト要求があり、リクエストバッファ70からリクエス
ト要求がない場合、組み合わせ回路609により判定が
行われ、接続線603により選択回路66に対してリク
エストバッファ65側を選択するように指示する。リク
エストバッファ70からリクエスト要求があり、リクエ
ストバッファ65からリクエスト要求がない場合、組み
合わせ回路609により判定が行われ、接続線603に
より選択回路66に対してリクエストバッファ70側を
選択するように指示する。リクエストバッファ65から
リクエスト要求があり、リクエストバッファ70からも
リクエスト要求がある場合、組み合わせ回路609によ
り判定が行われ、レジスタ605よりもレジスタ606
の値が大きいときは、接続線603により選択回路66
に対してリクエストバッファ65側を選択するように指
示する。また、レジスタ605よりもレジスタ606の
値が大きくないときは、接続線603により選択回路6
6に対してリクエストバッファ70側を選択するように
指示する。接続線603により選択回路66に対してリ
クエストバッファ65側を選択するように指示し、かつ
接続線604によりグローバルポート出力制御回路63
からリクエストバッファ65側の転送要求の転送が完了
した場合、組み合わせ回路610から接続線611によ
りレジスタ606の値を“0”にリセットするように指
示する。接続線603により選択回路66に対してリク
エストバッファ70側を選択するように指示し、かつ接
続線604によりグローバルポート出力制御回路63か
らリクエストバッファ70側の転送要求の転送が完了し
た場合、組み合わせ回路610から接続線612により
レジスタ606の値を+1するように指示する。以上述
べたような調停回路により、レジスタ605に設定する
値を変える事で、グローバルポート(入力)からグローバ
ルポート(出力)に送出する転送要求と、ローカルポート
からグローバルポート(出力)に送出する転送要求の割合
を調節する事が可能になる。従って、接続する装置の位
置や転送要求の発生頻度に応じてレジスタ605に設定
する値を変える事で、接続する装置間の転送要求のグロ
ーバルポートへの発行頻度を制御することが可能にな
り、接続装置毎に転送性能の最適化が行える。
【0026】次にグローバルポート間のデータ転送のデ
ータフレーム構造の一例について説明する。図3(a)
はデータ転送要求の内、メモリリード要求、メモリライ
ト要求、データリプライ要求で用いられるデータフレー
ムの構造を示す説明図である。1転送当たりの転送幅は
4バイトであり、転送回数はデータ転送量により異な
る。第1転送では主にデータフレームの制御情報が転送
され、第2転送では、アドレス情報が転送され、第3転
送以降はメモリデータが転送される。
【0027】メモリリード要求は第2転送で終了する。
メモリライト要求ではライトするデータ幅に転送回数は
依存し、例えば8バイトのデータをライトする場合には
第4転送まで使用し、64バイトのデータをライトする
場合には第18転送まで使用する。データリプライ要求
も同様に8バイトのデータをリプライする場合には第4
転送まで使用し、64バイトのデータをリプライする場
合には第18転送まで使用する。
【0028】第1転送のSRCフィールドはデータ転送
要求の送出元の識別番号、DSTフィールドはデータ転
送要求の送出先の識別番号、TCフィールドはデータ転
送要求の転送回数、CODEフィールドはデータ転送要
求の種別、IDフィールドはデータ転送要求元の単位で
ユニークに添付されるデータ転送要求の識別番号、WB
Pフィールドはメモリライト要求において転送するライ
トデータブロックの部分的なライト動作が必要な場合
に、ライトするデータ位置を示す情報である。
【0029】図3(b)はデータ転送要求の内、装置間
通信要求で用いられるデータフレームの構造を示す説明
図である。1転送当たりの転送幅は4バイトであり、転
送回数は通信データ量により異なる。第1転送では主に
データフレームの制御情報が転送され、第2転送以降は
通信データが転送される。
【0030】第1転送のSRCフィールドは装置間通信
要求の送出元の識別番号、DSTフィールドは装置間通
信要求の送出先の識別番号、TCフィールドは装置間通
信要求の転送回数、CODEフィールドは装置間通信要
求の種別、IDフィールドは装置間通信要求元の単位で
ユニークに添付されるデータ転送要求の識別番号、RF
Uフィールドは未使用領域である。
【0031】次に、本発明の第1の実施の形態の動作を
図4を参照して説明する。
【0032】図4(a)はメモリリード要求とデータリ
プライ要求の動作の一例を示すタイミングチャートであ
る。観測点aは図2のプロセッサ51と転送装置1との
インタフェース、観測点bは図2のプロセッサ52と転
送装置2とのインタフェース、観測点cは図2のI/O
装置53と転送装置3とのインタフェース、観測点dは
図2のメモリ装置54と転送装置4とのインタフェー
ス、観測点eは図2の転送装置1と転送装置2とのイン
タフェース、観測点fは図2の転送装置2と転送装置3
とのインタフェース、観測点gは図2の転送装置3と転
送装置4とのインタフェース、観測点hは図2の転送装
置4と転送装置1とのインタフェースである。
【0033】タイミングT0においてプロセッサ51は
転送装置1にメモリ装置54に対するメモリリード要求
の第1転送を行う。タイミングT1においてプロセッサ
51は転送装置1にメモリ装置54に対するメモリリー
ド要求の第2転送を行う。タイミングT1およびT2に
おいて転送装置1は転送装置2に対してメモリリード要
求の転送を行う。タイミングT2およびT3において転
送装置2は転送装置3に対してメモリリード要求の転送
を行う。タイミングT3およびT4において転送装置3
は転送装置4に対してメモリリード要求の転送を行う。
転送装置4はタイミングT3において受け付けたデータ
転送要求が、自分のローカルポートに接続されている装
置に対する要求であると判定し、タイミングT4および
T5においてメモリ装置54に対してメモリリード要求
を行う。
【0034】メモリ装置54は転送装置4に対してタイ
ミングT10において、メモリ装置54が受け付けたメ
モリリード要求により発生したプロセッサ51に対する
データリプライ要求の第1転送を行う。タイミングT1
1においてメモリ装置54は転送装置4に対してデータ
リプライ要求の第2転送を行う。タイミングT12にお
いてメモリ装置54は転送装置4に対してデータリプラ
イ要求の第3転送を行う。タイミングT13においてメ
モリ装置54は転送装置4に対してデータリプライ要求
の第4転送を行う。タイミングT11〜T14において
転送装置4は転送装置1に対してデータリプライ要求の
転送を行う。転送装置1はタイミングT11において受
け付けたデータ転送要求が、自分のローカルポートに接
続されている装置に対する要求であると判定し、タイミ
ングT12〜T15においてプロセッサ51に対してデ
ータリプライ要求を行う。
【0035】図4(b)はメモリライト要求と装置間通
信要求およびその2つの要求が競合する場合の動作の一
例を示すタイミングチャートである。観測点a〜hは図
4(a)の場合と同一である。タイミングT0において
プロセッサ52は転送装置2にメモリ装置54に対する
メモリライト要求の第1転送を行う。タイミングT1に
おいてプロセッサ52は転送装置2にメモリ装置54に
対するメモリライト要求の第2転送を行う。タイミング
T2においてプロセッサ52は転送装置2にメモリ装置
54に対するメモリライト要求の第3転送を行う。タイ
ミングT3においてプロセッサ52は転送装置2にメモ
リ装置54に対するメモリライト要求の第4転送を行
う。タイミングT1〜T4において転送装置2は転送装
置3に対してメモリライト要求の転送を行う。
【0036】タイミングT1においてI/O装置53は
転送装置3にプロセッサ52に対する装置間通信要求の
第1転送を行う。タイミングT2においてI/O装置5
3は転送装置3にプロセッサ52に対する装置間通信要
求の第2転送を行う。タイミングT1において転送装置
3は転送装置2とI/O装置53から同時にデータ転送
要求を受け付けるが、どちらも転送装置4へ転送するべ
きデータ転送要求であるため、図1の調停回路71と選
択回路66によりデータ転送要求の選択を行う。この例
では転送装置2からのデータ転送要求が優先と判定さ
れ、タイミングT2〜T5において転送装置3は転送装
置4に対してメモリライト要求の転送を行う。その間I
/O装置53から発行された装置間通信要求は、図1の
リクエストバッファ65に保持され、先行するメモリラ
イト要求の転送終了後、タイミングT6〜T7において
転送装置4に対してメモリライト要求の転送を行う。
【0037】タイミングT3〜T6において転送装置4
はメモリ装置54に対してメモリライト要求を行う。タ
イミングT7〜T8において転送装置4は転送装置1に
装置間通信要求の転送を行う。タイミングT8〜T9に
おいて転送装置1は転送装置2に装置間通信要求の転送
を行う。タイミングT9〜T10において転送装置2は
プロセッサ52に対して装置間通信要求を行う。
【0038】以上述べたように本発明の第1の実施の形
態では、グローバルポートにチェインする転送装置の数
を変えることで、接続装置の装置台数に制限を受けな
い。また、コンピュータシステムの接続装置台数に応じ
て、不要な転送装置は削除できるため、コストの低減化
が図れる。
【0039】また、従来装置のようなバス接続ではバス
に接続される装置の台数が増えるとそれに応じて、バス
の信号遅延特性が悪化するため、スループット性能は低
下するが、本発明では転送装置の台数に関わらずグロー
バルポート間のインタフェースは1対1であるので信号
遅延特性が悪化することはなく、データ転送システムの
スループット性能が装置の接続数には影響を受けない。
また、転送装置間のインタフェースが単方向の単純なイ
ンタフェースで実現できるため、バス接続のように物理
的な制約を受けにくく、物理構造的な自由度が大きい。
【0040】次に、本発明の第2の実施の形態について
図5を参照して説明する。図5は、本発明の第2の実施
の形態を示すブロック図である。転送装置101はロー
カルポート111を介してI/O装置151と接続さ
れ、グローバルポート(入力)112を介して転送装置
108と接続され、グローバルポート(出力)113を
介して転送装置102と接続されている。転送装置10
2はローカルポート121を介してI/O装置152と
接続され、グローバルポート(入力)122を介して転
送装置101と接続され、グローバルポート(出力)1
23を介して転送装置103と接続されている。転送装
置103はローカルポート131を介してI/O装置1
53と接続され、グローバルポート(入力)132を介
して転送装置102と接続され、グローバルポート(出
力)133を介して転送装置104と接続されている。
転送装置104はローカルポート141を介してI/O
装置154と接続され、グローバルポート(入力)14
2を介して転送装置103と接続され、グローバルポー
ト(出力)143を介して転送装置108と接続されて
いる。転送装置108はシステムポート181を介して
バス500との接続によりプロセッサ155、156と
メモリ装置157と接続され、グローバルポート(入
力)182を介して転送装置104と接続され、グロー
バルポート(出力)183を介して転送装置101と接
続されている。
【0041】次に転送装置108の内部構成について説
明する。図6は、本発明の第2の実施形態における転送
装置108の内部構成例を示すブロック図である。図6
において転送装置108は外部インタフェースとしてシ
ステムポート181とグローバルポート(入力)182
とグローバルポート(出力)183を有する。システム
ポート入出力制御回路161は、システムポート転送プ
ロトコルに基づいて、システムポート181に接続され
ている装置から転送装置108のグローバルポート配下
の装置に対するデータ転送要求の受け付け、および、転
送装置108のグローバルポート配下の装置からシステ
ムポート181に接続されている装置に対するデータ転
送要求の送出を行う。
【0042】グローバルポート入力制御回路162はグ
ローバルポート転送プロトコルに基づいて、グローバル
ポート(入力)182に接続されている転送装置からの
データ転送要求の受け付けを行う。
【0043】グローバルポート出力制御回路163はグ
ローバルポート転送プロトコルに基づいて、グローバル
ポート(出力)183に接続されている転送装置へのデ
ータ転送要求の送出を行う。
【0044】システムポート181に接続されている装
置から転送装置108のグローバルポート配下の装置に
対するデータ転送要求は、システムポート入出力制御回
路161を介してプロトコル変換回路164に送られ、
グローバルポート転送プロトコル用のフォーマットに変
換が行われる。変換されたデータ転送要求はリクエスト
バッファ165に送られ、選択回路166とグローバル
ポート出力制御回路163を介して、グローバルポート
(出力)183に接続された転送装置に送出されるのを
待ち合わせる。グローバルポート(入力)182に接続さ
れている転送装置から受け付けたデータ転送要求はグロ
ーバルポート入力制御回路162を介して転送先判定回
路167に送られ、システムポート181に転送するべ
き転送要求なのか、グローバルポート(出力)183に
転送するべき転送要求なのか判定が行われる。
【0045】転送先判定回路167においてシステムポ
ート181に転送するべき転送要求と判定された場合、
転送要求はプロトコル変換回路168によりシステムポ
ート転送プロトコル用のフォーマットに変換が行われ
る。変換されたデータ転送要求はリクエストバッファ1
69に送られ、システムポート入出力制御回路161を
介してシステムポート181に接続された装置に送出さ
れるのを待ち合わせる。
【0046】転送先判定回路167においてグローバル
ポート(出力)183に転送するべき転送要求と判定さ
れた場合、リクエストバッファ170に送られ、選択回
路166とグローバルポート出力制御回路163を介し
て、グローバルポート(出力)183に接続された転送
装置に送出されるのを待ち合わせる。リクエストバッフ
ァ165、170は転送要求の有無を常に調停回路17
1に報告しており、リクエストバッファ165、170
のどちらか片方に転送要求が存在する場合には、選択回
路166に対して転送要求が存在するバッファを選択す
るように指示する。リクエストバッファ165、170
の両方に転送要求が存在する場合には、決められた調停
ルールに基づいて調停を行い、選択回路166に対して
選択を指示する。調停回路171は第1の実施形態で説
明した調停回路71と同じ仕組みで動作する。
【0047】次に、本発明の第2の実施の形態の動作に
ついて図7を参照して説明する。図7はメモリリード要
求とデータリプライ要求の動作の一例を示すタイミング
チャートである。観測点a1は図5のI/O装置151
と転送装置101とのインタフェース、観測点b1は図
5のI/O装置152と転送装置102とのインタフェ
ース、観測点c1は図5のI/O装置153と転送装置
103とのインタフェース、観測点d1は図5のI/O
装置154と転送装置104とのインタフェース、観測
点e1は図5の転送装置101と転送装置102とのイ
ンタフェース、観測点f1は図5の転送装置102と転
送装置103とのインタフェース、観測点g1は図5の
転送装置103と転送装置104とのインタフェース、
観測点h1は図5の転送装置104と転送装置108と
のインタフェース、観測点i1は図5の転送装置108
と転送装置101とのインタフェース、観測点j1は図
5の転送装置108とプロセッサ155、156とメモ
リ装置157とのインタフェースである。
【0048】タイミングT0において発生したI/O装
置153からのデータ転送要求は、本発明の第1の実施
の形態と同様な動作で転送装置108まで転送される。
転送装置108はタイミングT2において受け付けたデ
ータ転送要求が、自分のシステムポート181に接続さ
れている装置に対する要求であると判定し、タイミング
T3およびT4においてメモリ装置157に対してメモ
リリード要求を行う。
【0049】メモリ装置157は転送装置108に対し
てタイミングT9において、メモリ装置157が受け付
けたメモリリード要求により発生したI/O装置153
に対するデータリプライ要求の第1転送を行い、タイミ
ングT10においてデータリプライ要求の第2転送を行
い、タイミングT11においてデータリプライ要求の第
3転送を行い、タイミングT12においてデータリプラ
イ要求の第4転送を行う。
【0050】転送装置108はタイミングT9において
受け付けたデータ転送要求が、自分のグローバルポート
配下に接続されている装置に対する要求であると判定
し、タイミングT10〜T13において転送装置101
に対してデータリプライ要求を行う。以降、本発明の第
1の実施の形態と同様な動作でデータリプライ要求がI
/O装置153まで転送される。
【0051】以上述べたように本発明の第2の実施の形
態では、第1の実施形態に比較して、データアクセス性
能が要求されるような転送装置に関しては、システムポ
ートに直に接続することにより、データアクセス性能の
向上が図れる。
【0052】次に本発明の第3の実施の形態について図
8を参照して説明する。図8は、本発明の第3の実施の
形態を示すブロック図である。図8を参照すると、転送
装置201はローカルポート211を介してプロセッサ
251と接続され、グローバルポート(入力)212を
介して転送装置208と接続され、グローバルポート
(出力)213を介して転送装置202と接続されてい
る。転送装置202はローカルポート221を介してプ
ロセッサ252と接続され、グローバルポート(入力)
222を介して転送装置201と接続され、グローバル
ポート(出力)223を介して転送装置203と接続さ
れている。転送装置203はローカルポート231を介
してプロセッサ253と接続され、グローバルポート
(入力)232を介して転送装置202と接続され、グ
ローバルポート(出力)233を介して転送装置204
と接続されている。転送装置204はローカルポート2
41を介してメモリ装置254と接続され、グローバル
ポート(入力)242を介して転送装置203と接続さ
れ、グローバルポート(出力)243を介して転送装置
208と接続されている。転送装置208はシステムポ
ート281を介してバス501との接続によりI/O装
置401、402、転送装置308と接続され、グロー
バルポート(入力)282を介して転送装置204と接
続され、グローバルポート(出力)283を介して転送
装置201と接続されている。転送装置301はローカ
ルポート311を介してプロセッサ351と接続され、
グローバルポート(入力)312を介して転送装置30
8と接続され、グローバルポート(出力)313を介し
て転送装置302と接続されている。転送装置302は
ローカルポート321を介してプロセッサ352と接続
され、グローバルポート(入力)322を介して転送装
置301と接続され、グローバルポート(出力)323
を介して転送装置303と接続されている。転送装置3
03はローカルポート331を介してプロセッサ353
と接続され、グローバルポート(入力)332を介して
転送装置302と接続され、グローバルポート(出力)
333を介して転送装置304と接続されている。転送
装置304はローカルポート341を介してメモリ装置
354と接続され、グローバルポート(入力)342を
介して転送装置303と接続され、グローバルポート
(出力)343を介して転送装置308と接続されてい
る。転送装置308はシステムポート381を介してバ
ス501との接続によりI/O装置401、402、転
送装置208と接続され、グローバルポート(入力)3
82を介して転送装置304と接続され、グローバルポ
ート(出力)383を介して転送装置301と接続され
ている。
【0053】以上述べたように本発明の第3の実施の形
態では、ループ状にグローバルポートで接続された転送
装置群を一つのグループとして、複数のグループをバス
接続する構成をとっている。したがって、比較的データ
転送頻度の高い装置を、一つのグループに閉じた構成に
しており、その装置間のデータ転送要求ではシステムポ
ートを使用する必要がなくなるため、バスの使用頻度を
低くすることができ、システムとしてのデータ転送性能
が向上する。また、グローバルポートにチェインされる
転送装置が増加するとアクセスタイムは悪化するが、ア
クセス性能を必要とする転送要求装置を接続する場合に
は複数のグループに分散することで、アクセスタイムの
悪化を防ぎ、かつ接続装置の台数を制限する必要がな
い。
【0054】
【発明の効果】第1の効果は、装置の接続台数に制限を
受けないことである。これにより、スケーラビリティの
高いデータ転送システムの構築が可能になる。また、転
送装置の加減が可能なので、コストの最適化が図れる。
その理由は、転送装置をループ状にチェインするからで
ある。
【0055】第2の効果は、装置の接続台数にデータ転
送のスループット性能が影響を受けないことである。そ
の理由は、転送装置間のグローバルポート間のインタフ
ェース性能は転送装置の台数に関係ないからである。
【0056】第3の効果は、インタフェースの制御がバ
ス接続に比べて簡潔となることである。これによりイン
タフェース制御回路のハードウェア量が削減される。ま
た、バス接続に比べ物理構造的な自由度が大きい。その
理由は、転送装置間のインタフェースが単方向の単純な
インタフェースで実現でき、信号遅延制約のための物理
的な制約を受けにくくなるからである。
【0057】第4の効果は、伝送路の転送性能の最適化
が行えることである。その理由は、システムポートとグ
ローバルポートを組み合わせて使用し、比較的台数が少
なくアクセス性能を要求される装置はシステムポートに
接続し、台数は多いがアクセス性能を必要としない装置
はグローバルポート配下の転送装置に接続するからであ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の転送装置を示す詳細
ブロック図である。
【図2】本発明の第1の実施形態を示すブロック図であ
る。
【図3】データ転送のデータフレーム構造を示す説明図
である。
【図4】本発明の第1の実施の形態の動作を示すタイミ
ングチャートである。
【図5】本発明の第2の実施形態を示すブロック図であ
る。
【図6】本発明の第2の実施形態の転送装置を示す詳細
ブロック図である。
【図7】本発明の第2の実施の形態の動作を示すタイミ
ングチャートである。
【図8】本発明の第3の実施形態を示すブロック図であ
る。
【図9】調停回路を示す詳細ブロック図である。
【符号の説明】
1、2、3、4 転送装置 11、21、31、41 ローカルポート 12、22、32、42 グローバルポート(入力) 13、23、33、43 グローバルポート(出力) 51、52 プロセッサ 53 I/O装置 54、157、254、354 メモリ装置 61 ローカルポート入出力制御回路 62、162 グローバルポート入力制御回路 63、163 グローバルポート出力制御回路 64、68、164、168 プロトコル変換回路 65、69、70、165、169、170 リクエ
ストバッファ 66、166 選択回路 67、167 転送先判定回路 71、171 調停回路 101、102、103、104、108 転送装置 111、121、131、141、211 ローカル
ポート 112、122、132、142、182 グローバ
ルポート(入力) 113、123、133、143、183 グローバ
ルポート(出力) 151、152、153、154 I/O装置 155、156 プロセッサ 161 システムポート入出力制御回路 181、281、381 システムポート 201、202、203、204、208 転送装置 212、222、232、242、282 グローバ
ルポート(入力) 213、223、233、243、283 グローバ
ルポート(出力) 221、231、241 ローカルポート 251、252、253 プロセッサ 301、302、303、304、308 転送装置 311、321、331、341 ローカルポート 312、322、332、342、382 グローバ
ルポート(入力) 313、323、333、343、383 グローバ
ルポート(出力) 351、352、353 プロセッサ 401、402 I/O装置 500、501 バス 605、606 レジスタ 607 カウンタ 609、610 組み合わせ回路
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 13/00 - 13/14 JICSTファイル(JOIS)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 プロセッサ、メモリ装置、I/O装置間
    のデータ転送を行うデータ転送装置であって、 前記プロセッサ、前記メモリ装置、前記I/O装置を接
    続するための入出力ローカルポートと、 他データ転送装置を接続するための単方向の入力グロー
    バルポートおよび出力グローバルポートと、 前記入出力ローカルポートと前記出力グローバルポート
    と間のデータ転送プロトコルを変換する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記入出力ローカルポートに転送する手段と、 前記入出力ローカルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送するか、前記入出
    力ローカルポートに転送するかを判定する手段と、閾値を保持する閾値レジスタと、前記入力グローバルポ
    ートから前記出力グローバルポートに出力されたデータ
    転送要求の数を保持し、前記入出力ローカルポートから
    のデータ転送要求が前記出力グローバルポートに出力さ
    れるとリセットされる出力済み要求数レジスタと、前記
    閾値レジスタの出力および前記出力済み要求数レジスタ
    の出力を比較する比較器と、前記入力グローバルポート
    からのデータ転送要求および前記入出力ローカルポート
    からのデータ転送要求が両方存在する場合に、前記比較
    器の出力が閾値レジスタの方が大を示していれば前記入
    出力ローカルポートからのデータ転送要求を前記出力グ
    ローバルポートに転送するように順番を調停する組み合
    わせ回路と、 を備えた複数のデータ転送装置を有し、前記入力グロー
    バルポートおよび前記出力グローバルポートをループ状
    に接続して、前記データ装置間のデータ転送を行 こと
    を特徴とするデータ転送システム。
  2. 【請求項2】 プロセッサ、メモリ装置、I/O装置間
    のデータ転送を行うデータ転送装置であって、 前記プロセッサ、前記メモリ装置、前記I/O装置を接
    続するための入出力ローカルポートと、 他データ転送装置を接続するための単方向の入力グロー
    バルポートおよび出力グローバルポートと、 前記入出力ローカルポートと前記出力グローバルポート
    と間のデータ転送プロトコルを変換する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記入出力ローカルポートに転送する手段と、 前記入出力ローカルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送するか、前記入出
    力ローカルポートに転送するかを判定する手段と、閾値を保持する閾値レジスタと、前記入力グローバルポ
    ートから前記出力グローバルポートに出力されたデータ
    転送要求の数を保持し、前記入出力ローカルポートから
    のデータ転送要求が前記出力グローバルポートに出力さ
    れるとリセットされる出力済み要求数レジスタと、前記
    閾値レジスタの出力および前記出力済み要求数レジスタ
    の出力を比較する比較器と、前記入力グローバルポート
    からのデータ転送要求および前記入出力ローカルポート
    からのデータ転送要求が両方存在する場合に、前記比較
    器の出力が閾値レジスタの方が大を示していれば前記入
    出力ローカルポートからのデータ転送要求を前記出力グ
    ローバルポートに転送するように順番を調停する組み合
    わせ回路と、 を備える第1のデータ転送装置と、 プロセッサ、メモリ装置、I/O装置、バス間のデータ
    転送を行うデータ転送装 置であって、 前記バスを接続するための入出力システムポートと、 他データ転送装置を接続するための単方向の入力グロー
    バルポートおよび出力グローバルポートと、 前記入出力システムポートと前記出力グローバルポート
    と間のデータ転送プロトコルを変換する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記入出力システムポートに転送する手段と、 前記入出力システムポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送するか、前記入出
    力システムポートに転送するかを判定する手段と、 閾値を保持する閾値レジスタと、前記入力グローバルポ
    ートから前記出力グローバルポートに出力されたデータ
    転送要求の数を保持し、前記入出力ローカルポートから
    のデータ転送要求が前記出力グローバルポートに出力さ
    れるとリセットされる出力済み要求数レジスタと、前記
    閾値レジスタの出力および前記出力済み要求数レジスタ
    の出力を比較する比較器と、前記入力グローバルポート
    からのデータ転送要求および前記入出力ローカルポート
    からのデータ転送要求が両方存在する場合に、前記比較
    器の出力が閾値レジスタの方が大を示していれば前記入
    出力ローカルポートからのデータ転送要求を前記出力グ
    ローバルポートに転送するように順番を調停する組み合
    わせ回路と、 を備える第2のデータ転送装置と、 を有し、1つ以上の第1のデータ転送装置の前記入力グ
    ローバルポートおよび出力グローバルポートと前記第2
    のデータ転送装置の前記出力グローバルポートおよび入
    力グローバルポートとをループ状に接続し、前記第2の
    データ転送装置の前記入出力システムポートと前記プロ
    セッサ、前記メモリ装置、前記I/O装置 、バス間を接
    続し、1つ以上の前記第1のデータ転送装置と第2のデ
    ータ転送装置との間のデータ転送を行う ことを特徴とす
    るデータ転送システム。
  3. 【請求項3】 プロセッサ、メモリ装置、I/O装置間
    のデータ転送を行うデータ転送装置であって、 前記プロセッサ、前記メモリ装置、前記I/O装置を接
    続するための入出力ローカルポートと、 他データ転送装置を接続するための単方向の入力グロー
    バルポートおよび出力グローバルポートと、 前記入出力ローカルポートと前記出力グローバルポート
    と間のデータ転送プロトコルを変換する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記入出力ローカルポートに転送する手段と、 前記入出力ローカルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送するか、前記入出
    力ローカルポートに転送するかを判定する手段と、閾値を保持する閾値レジスタと、前記入力グローバルポ
    ートから前記出力グローバルポートに出力されたデータ
    転送要求の数を保持し、前記入出力ローカルポートから
    のデータ転送要求が前記出力グローバルポートに出力さ
    れるとリセットされる出力済み要求数レジスタと、前記
    閾値レジスタの出力および前記出力済み要求数レジスタ
    の出力を比較する比較器と、前記入力グローバルポート
    からのデータ転送要求および前記入出力ローカルポート
    からのデータ転送要求が両方存在する場合に、前記比較
    器の出力が閾値レジスタの方が大を示していれば前記入
    出力ローカルポートからのデータ転送要求を前記出力グ
    ローバルポートに転送するように順番を調停する組み合
    わせ回路と、 を備える第1のデータ転送装置と、 プロセッサ、メモリ装置、I/O装置、バス間のデータ
    転送を行うデータ転送装置であって、 前記バスを接続するための入出力システムポートと、 他データ転送装置を接続するための単方向の入力グロー
    バルポートおよび出力グローバルポートと、 前記入出力システムポートと前記出力グローバルポート
    と間のデータ転送プロトコルを変換する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記入出力システムポートに転送する手段と、 前記入出力システムポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送する手段と、 前記入力グローバルポートから転送されたデータ転送要
    求を前記出力グローバルポートに転送するか、前記入出
    力システムポートに転送するかを判定する手段と、 閾値を保持する閾値レジスタと、前記入力グローバルポ
    ートから前記出力グローバルポートに出力されたデータ
    転送要求の数を保持し、前記入出力ローカルポートから
    のデータ転送要求が前記出力グローバルポートに出力さ
    れるとリセットされる出力済み要求数レジスタと、前記
    閾値レジスタの出力および前記出力済み要求数レジスタ
    の出力を比較する比較器と、前記入力グローバルポート
    からのデータ転送要求および前記入出力ローカルポート
    からのデータ転送要求が両方存在する場合に、前記比較
    器の出力が閾値レジスタの方が大を示していれば前記入
    出力ローカルポートからのデータ転送要求を前記出力グ
    ローバルポートに転送するように順番を調停する組み合
    わせ回路と、 を備える第2のデータ転送装置と、 を有し、1つ以上の第1のデータ転送装置の前記入力グ
    ローバルポートおよび出力グローバルポートと前記第2
    のデータ転送装置の前記出力グローバルポートおよび入
    力グローバルポートとをループ状に接続し、複数の前記
    第2のデータ転送 装置の前記入出力システムポートと前
    記プロセッサ、前記メモリ装置、前記I/O装置、バス
    間を接続し、1つ以上の前記第1のデータ転送装置と複
    数の第2のデータ転送装置との間のデータ転送を行う
    とを特徴とするデータ転送システム。
JP09333997A 1997-04-11 1997-04-11 データ転送装置およびデータ転送システム Expired - Fee Related JP3202648B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09333997A JP3202648B2 (ja) 1997-04-11 1997-04-11 データ転送装置およびデータ転送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09333997A JP3202648B2 (ja) 1997-04-11 1997-04-11 データ転送装置およびデータ転送システム

Publications (2)

Publication Number Publication Date
JPH10289191A JPH10289191A (ja) 1998-10-27
JP3202648B2 true JP3202648B2 (ja) 2001-08-27

Family

ID=14079520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09333997A Expired - Fee Related JP3202648B2 (ja) 1997-04-11 1997-04-11 データ転送装置およびデータ転送システム

Country Status (1)

Country Link
JP (1) JP3202648B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPQ005099A0 (en) * 1999-04-29 1999-05-20 Canon Kabushiki Kaisha Sequential bus architecture
JP5082703B2 (ja) * 2007-09-11 2012-11-28 富士ゼロックス株式会社 バスインターフェース回路および情報処理装置

Also Published As

Publication number Publication date
JPH10289191A (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
US7143221B2 (en) Method of arbitrating between a plurality of transfers to be routed over a corresponding plurality of paths provided by an interconnect circuit of a data processing apparatus
AU639589B2 (en) Dynamic bus arbitration with grant sharing each cycle
US7966430B2 (en) Apparatus and method for direct memory access in a hub-based memory system
US20060143341A1 (en) Supercharge message exchanger
US5896516A (en) Method and apparatus for reducing propagation latency in a high speed crossbar switch
US20040024943A1 (en) Generic bridge core
CN114265872B (zh) 一种用于总线的互联装置
CN112882986B (zh) 一种带有超节点以及超节点控制器的众核处理器的应用方法
JP3202648B2 (ja) データ転送装置およびデータ転送システム
US6453366B1 (en) Method and apparatus for direct memory access (DMA) with dataflow blocking for users
US7254667B2 (en) Data transfer between an external data source and a memory associated with a data processor
KR20020067752A (ko) 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의인터페이스 회로
CN114443530A (zh) 基于TileLink的芯片互联电路及数据传输方法
JPH09153009A (ja) 階層構成バスのアービトレーション方法
US7031337B2 (en) Data processing apparatus and slave interface mechanism for controlling access to a slave logic unit by a plurality of master logic units
US20060031619A1 (en) Asynchronous system bus adapter for a computer system having a hierarchical bus structure
CN114651242A (zh) 用于处理有序事务的装置和方法
US20240220104A1 (en) Memory control system and memory control method
JP2971006B2 (ja) シリアル通信方法およびシリアル通信コントローラ
JP3356110B2 (ja) 機能拡張システム及びそれに用いるデータ転送方法
JP2505298B2 (ja) スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式
JPH07334453A (ja) メモリアクセスシステム
JPS6119056B2 (ja)
JPH03252847A (ja) システムバス調停方式
JPH06332842A (ja) ダイレクト・メモリ・アクセス・制御回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010515

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees