JPS6119056B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はマルチプロセツサシステム、特に複数
台のプロセツサを接続する場合のデータ転送用の
チヤンネル機能に特徴を持つマルチプロセツサシ
ステムに関するものである。

まず、従来のこの種のデータ転送用チヤンネル
装置を第１図，第２図を参照して説明する。この
種のマルチプロセツサの形態は各応用方面で利用
されているが、基本的には相互のプロセツサで処
理を分担し、処理速度の向上を図ろうとするもの
である。図示の例は通信制御装置の場合であり、
例えば第２図に示すようなハイレベルデータリン
ク制御（HDLC）手順に準拠したフレーム（例え
ばInternational Standard 3309“Data
Communication−High−Level Data Link
Control Procedures）を処理する場合を例にと
り説明する。処理装置Ａはマスタの処理装置で、
最終的な情報処理を行う。処理装置Ｂは前置、あ
るいはスレーブ処理装置であり、伝送制御に関す
る処理を行う。

１０，１１はプロセツサであり、マイクロコン
ピユータ、ミニコンなどが用途によつて使い分け
られる。２０，２１は記憶装置（メモリ）、３０
は処理装置間を接続するインターフエイス制御装
置である。４０は伝送フレームの分解／組立て、
誤り制御などを行う回線対応部である。５０は
DMA（Direct Memory Access）制御部で、回
線対応部４０の要求に応じてプロセツサを介する
ことなく回線対応部４０と記憶装置２１の間でデ
ータ転送を行わせしめる。ｂ−１，ｂ−２はプロ
セツサ・バスであり、アドレス線、データ線、制
御線などで構成され、このプロセツサ・バスを介
してプロセツサは記憶装置、回線対応部などとプ
ログラム、データの転送を行う。６０はモデムで
あり、回線対応部４０で送受信されるデイジタル
信号を伝送回線ｌに適した信号に変換する。なお
ここでは処理装置Ａ，Ｂの構成は本発明に直接係
わりのある部分しか図示していない。モデム６
０、DMA制御部５０、回線対応部４０とを併せ
てDMA機能を持つ入出力装置と呼ぶ。

伝送フレームは第２図に示すごとく、フレーム
の開始、終結を示すフラグＦ、伝送局のアドレス
Ａ、伝送制御に関する種々の情報を含んだ制御コ
ードＣ、データ、及び誤り制御コードFCSの各
フイールドにより構成されている。

次にデータ転送の手順を説明して、従来方式の
欠点を明確にする。説明例として受信動作の場合
を対象とする。

回線対応部４０、DMA制御部５０がプロセ
ツサを経由せず、プロセツサ・・バスｂ−２を
介して記憶装置２１に受信データを格納する。

１フレームの受信完了によりプロセツサ１１
は記憶装置２１よりアドレス・フイールドＡ、
制御コードＣを検査し、正常受信であればプロ
セツサ１１は記憶装置２１よりデータを逐次取
出して、インターフエイス制御装置３０を介し
て処理装置Ａの記憶装置２０に書込む。

以上述べたように処理装置Ｂでは第２図伝送フ
レーム中のアドレス・フイールドＡ、制御コード
Ｃのみが必要であり、伝送フレーム中大部分を占
るデータは処理装置Ｂに転送され処理される。こ
のように大部分のデータが処理装置Ａで処理され
るにもかかわらず、一旦処理装置Ｂ内の記憶装置
２１に取込まれ、その後インターフエイス制御装
置３０を介して処理装置Ａ内の記憶装置２０に転
送していた。したがつて回線対応部４０→記憶
装置２１、記憶装置→（プロセツサ１１、イン
ターフエイス制御装置３０を経由）→記憶装置２
０と情報の転送が２度行われる。このように従来
方式では処理装置Ａ、処理装置Ｂ間でのデータ転
送速度が低速度であり、かつ上記，項の転送
に際してプロセツサ・バスｂ−２を使用するため
プロセツサの処理能力を低下させるという欠点が
あつた。

本発明の目的は上記した従来技術の欠点をなく
し、高速なデータ転送を可能ならしめるマルチプ
ロセツサシステムを提供することにある。

本発明の１つの目的はデータ転送の相手の記憶
装置を指定可能にしたマルチプロセツサシステム
を提供することにある。

本発明の１つの目的は処理装置内の記憶装置に
対してアドレス配置、記憶容量に制約を与えない
マルチプロセツサシステムを提供することにあ
る。

本発明の特徴は処理装置内のDMA機能を持つ
入出力装置からのDMAデータ転送要求により、
各処理装置のプロセツサ・バスを同時に占有せし
め、両者の占有が完了したことにより、各処理装
置のプロセツサ・バス間を接続してデータ転送を
行わせるようにしたことである。

本発明の１つの特徴はデータの転送先を自処理
装置内の記憶装置、あるいは他処理装置内の記憶
装置のいずれかを選択する２つの転送モードを設
け、この転送モードをプロセツサの指令により切
換え可能としたことである。

本発明の１つの特徴はデータの転送先が他処理
装置内の記憶装置である転送モードの場合、自処
理装置内の記憶装置へのアクセスを禁止したこと
である。

第３図は本発明の具体的な一実施例を示すもの
であり、第１図と同じ記号、番号は同一機能を実
行する。３１はバスインターフエイス回路であ
り、プロセツサ・バスｂ−２上のアドレスを解読
し、指定アドレス検出した場合にはデータ線のデ
ータに応じてフリツプフロツプ３２１をセツト、
リセツトする。したがつてバスインターフエイス
回路３１は機能的にはプロセツサ１１がフリツプ
フロツプ３２１をセツト、リセツトするためのも
のであり、回路的にはプロセツサのバスとの接続
を行う一般的なものであり、ここでは詳述しな
い。フリツプフロツプ３２１はセツト入力Ｓに信
号が入ればセツトされ、リセツト入力Ｒに信号が
入ればリセツトされるもので、その出力＝“１”
の場合は他処理装置（第３図では処理装置Ａを指
す）内の記憶装置２０へのデータ転送モードを示
し、出力＝“０”の場合は自処理装置内の記憶装
置２１へのデータ転送モードを示している。３３
１〜３３４はANDゲート、３４はインバータ、
３５はORゲートである。３２２はフリツプフロ
ツプ３２１と同様なセツト・リセツトのフリツプ
フロツプである。３６はゲート回路であり、プロ
セツサ・バスｂ−２の複数のアドレス線、データ
線、制御線を、制御信号Ｃ５によつて、プロセツ
サ・バスｂ−１と接続／切離しを行うものであ
り、図では簡単化して表現している。Ｃ１〜Ｃ６
はそれぞれ以下に示すようなものである。Ｃ１は
回線対応部５０が記憶装置２０又は２１へのアク
セス要求、すなわちデータ転送要求が発生したこ
とをDMA制御部４０に連絡するDMA転送要求信
号である。Ｃ２は記憶装置２０又は２１への
DMA転送要求信号Ｃ１を受けて、DMA制御部４
０がプロセツサ１０，１１にプロセツサバスｂ−
１，ｂ−２の占有を要求する信号である。Ｃ３，
Ｃ４はバス占有要求信号により各プロセツサ１
０，１１がバスの占有を許可する信号である。Ｃ
５はフリツプフロツプ３２２の出力であり、ゲー
ト回路３６の開閉、記憶装置２１へのアクセス禁
止信号などとして用いられる。Ｃ６は記憶装置２
０へのアクセス動作が完了したことを示す信号で
ある。メモリ２０へのDMA転送アドレスは前も
つてプロセツサ１０と１１とで取極められてい
る。

次に本実施例における動作について説明する。
まず他処理装置内の記憶装置へのデータ転送モー
ドの場合について以下記述する。プロセツサ１１
はプログラムによりバスインターフエイス回路３
１を介してフリツプフロツプ３２１をセツトし、
データ転送モードを他処理装置内の記憶装置２０
への転送モード（他者転送モード）とする。フリ
ツプフロツプ３２１のリセツト状態はプロセツサ
１１が自処理装置内の記憶装置２１への転送モー
ド（自者転送モード）である。

この他者転送モード時に回線対応部５０から転
送要求、例えば送信バツフア空で記憶装置からの
データ読出し、受信バツフア満杯でデータ書込み
が発生すると、DMA転送要求信号Ｃ１がセツト
される。信号Ｃ１がセツトされると、DMA制御
部４０はプロセツサに対してバス占有要求信号Ｃ
２をセツトする。バス占有要求信号Ｃ２はフリツ
プフロツプ３２１がセツトされているから、
ANDゲート３３１を介してプロセツサ１０にも
入力される。この占有要求のもとで各プロセツサ
は現在の実行中の命令語の終了を待つて、バス占
有要求信号Ｃ３，Ｃ４をそれぞれセツトする。
ANDゲート３３２によりバス占有許可信号Ｃ
３，Ｃ４のAND条件によりプロセツサバスｂ−
１，ｂ−２両者のプロセツサ１０，１１による占
有が完了したことを検出する。このゲート出力と
フリツプフロツプ３２１のセツト出力（前述の如
く、すでに他者転送モードにセツトされている）
とによりANDゲート３３３をオンとしフリツプ
フロツプ３２２をセツトする。フリツプフロツプ
３２２の出力セツトＣ５はORゲート３５を介し
てDMA制御部４０にバス占有が完了したことの
連絡信号となると共に、記憶装置２１へのアクセ
ス禁止信号となり、それぞれ占有完了及びアクセ
ス禁止を伝える。更にはゲート回路３６への制御
信号となりゲート回路３６をオープンとする。ゲ
ート回路３６がオープンするとプロセツサバスｂ
−１とｂ−２が直接接続されたことになる。

この条件のもとでDMA制御部４０はアドレス
信号、制御信号をプロセツサバスｂ−２に出力す
ると共に回線対応部５０に対してプロセツサバス
ｂ−２にデータ信号を出力、あるいはプロセツサ
バスｂ−２からデータ信号を取込むように指令す
る。これによりDMA動作が実行される。記憶装
置２０へのDMAアクセス動作が完了すると、ア
クセス完了の制御信号Ｃ６が出力され、この信号
によりフリツプフロツプ３２２がリセツトされ
る。制御信号Ｃ５がリセツトされると、ゲート回
路３６が閉鎖されると共に、DMA制御部４０に
対してDMA動作の禁止を行い一連の動作を完了
する。

次に自処理装置内の記憶装置への自者データ転
送モードの場合について以下記述する。この転送
モードではフリツプフロツプ３２１はリセツトさ
れている。したがつて前述のモードと同様にバス
占有要求信号Ｃ２がセツトされてもANDゲート
３３１，３３３でプロセツサ１０へのバス占有要
求信号、あるいはフリツプフロツプ３２２のセツ
ト信号が禁止される。よつてプロセツサバスｂ−
２の占有が完了して占有許可信号Ｃ３がセツトさ
れると、ANDゲート３３４、ORゲート３５を介
してDMA制御部４０に対してバスの占有が完了
したことを連絡する。以後の記憶装置２１へのア
クセス動作は前述の転送モードと同様で入出力装
置と記憶装置２１との間でDMAによりDMA転送
が行われる。

以上説明したように本発明によれば、２つの処
理装置間にまたがつて、直接最終転送先である記
憶装置にDMAで転送することによりデータ転送
速度を大幅に向上させることができる。

また他処理装置内の記憶装置へのデータ転送モ
ードにおいて、自処理装置内の記憶装置へのアク
セス動作を禁止することにより、両方の記憶装置
で同一アドレス空間を使用可能になり記憶装置に
アドレス配置、記憶容量の制約を与えないという
効果がある。

更には自処理装置内の記憶装置へのデータ転
送、及び他処理装置内の記憶装置へのデータ転送
の２つのモードを設けることにより、両方の記憶
装置へのデータ転送が自由に指定できるという効
果がある。

以上具体的な実施例は通信制御装置の場合を例
にとつて説明したが、CRT制御装置、フロツピ
デイスク制御装置、あるいはその他のマルチプロ
セツサ構成の制御装置において本発明が適用可能
なことは明白である。

【図面の簡単な説明】

第１図は従来技術を説明するための図、第２図
は通信制御装置を例にとつた場合の処理装置で処
理する情報を説明するための図、第３図は本発明
の実施例図である。 １０，１１……プロセツサ、２０，２１……記
憶装置（メモリ）、４０……DMA制御部、３６…
…ゲート回路、３２１……動作モード指定用フリ
ツプフロツプ、ｂ−１，ｂ−２……プロセツサ・
バス。

Claims (1)

1. 【特許請求の範囲】 １ 第１のプロセツサ、第１のメモリ、第１のプ
   ロセツサバス、外部とのインターフエースを行う
   と共にDMA機能を持つ入出力装置より成る第１
   の処理装置と、 第２のプロセツサ、第２のメモリ、第２のプロ
   セツサバス、より成る第２の処理装置と、 上記第１，第２のプロセツサバスとの接続を行
   うゲート回路と、 第１の処理装置が第２のメモリとの間でデータ
   転送（読み／書き、以下同じ）を行う他者転送モ
   ードか、第１の処理装置が第１のメモリとの間で
   データ転送を行う自者転送モードかの指示を行う
   第１のフリツプフロツプと、 DMA転送要求をもとに上記入出力装置から第
   １のプロセツサバスの占有要求を出力し、第２の
   プロセツサへは第１のフリツプフロツプによる他
   者転送モード指示のもとに第２のプロセツサバス
   の占有要求を出力する手段と、 該バス占有要求を受けた第１，第２のプロセツ
   サが発生するバス占有許可信号の同時成立及び第
   １のフリツプフロツプによる他者転送モード指示
   の条件のもとでセツトされる第２のフリツプフロ
   ツプと、 該第２のフリツプフロツプのセツト出力により
   上記第１，第２のプロセツサバスを結合するべく
   上記ゲート回路を駆動する手段と、 上記第２のフリツプフロツプのセツト出力であ
   る第１，第２のプロセツサバス占有完了報告信号
   を上記入出力装置に報告する手段と、 上記バス占有要求を受けた第１のプロセツサが
   発生する第１のプロセツサバスの占有許可信号と
   第１のフリツプフロツプによる自者転送モード指
   示の信号とを入力とし、この入力信号のもとで第
   １プロセツサバス占有完了信号を出力し上記入出
   力装置に報告するアンドゲートと、 より成ると共に、上記第１，第２のプロセツサバ
   ス占有完了信号を上記入出力装置が受けとつた場
   合、該入出力装置は第１，第２のプロセツサバス
   を介して第２のメモリとの間でDMA転送を行
   い、 上記第１プロセツサバス占有完了信号を上記入
   出力装置が受けとつた場合、該入出力装置は、第
   １のプロセツサバスを介して第１のメモリとの間
   でDMA転送を行う、 こととしたマルチブロセツサシステム。