JPS5898971A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5898971A JPS5898971A JP19784981A JP19784981A JPS5898971A JP S5898971 A JPS5898971 A JP S5898971A JP 19784981 A JP19784981 A JP 19784981A JP 19784981 A JP19784981 A JP 19784981A JP S5898971 A JPS5898971 A JP S5898971A
- Authority
- JP
- Japan
- Prior art keywords
- film
- molybdenum
- oxide film
- thin film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010408 film Substances 0.000 claims abstract description 72
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 44
- 239000011733 molybdenum Substances 0.000 claims abstract description 44
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 33
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 238000011109 contamination Methods 0.000 abstract description 11
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000009740 moulding (composite fabrication) Methods 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 25
- 239000010410 layer Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000011521 glass Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000003017 phosphorus Chemical class 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 241000772415 Neovison vison Species 0.000 description 1
- 101150114751 SEM1 gene Proteins 0.000 description 1
- ZLWULWWXACZTPR-UHFFFAOYSA-N [ClH]=O Chemical compound [ClH]=O ZLWULWWXACZTPR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係シ、特にモリブデン
薄膜をゲート電極配線とするMOS(Me−tal 0
xide Sem1conductor)型の電界効果
トランジスタ(以下xiosトランジスタと言う)の製
造方法に関する。
薄膜をゲート電極配線とするMOS(Me−tal 0
xide Sem1conductor)型の電界効果
トランジスタ(以下xiosトランジスタと言う)の製
造方法に関する。
モI37”デン薄膜ハ、へ1oshランジスタのゲート
電極配線としてよく用いられている。このモリブデン薄
膜をゲート電、甑配線として用いる場合、第一に問題と
なるのが、可動イオンによる汚染全いかに防ぐかという
事である。以下に述べる様ないくつかの解決方法が提案
もしくは実施されているが、これ等はいずれも満足のゆ
くものではない。
電極配線としてよく用いられている。このモリブデン薄
膜をゲート電、甑配線として用いる場合、第一に問題と
なるのが、可動イオンによる汚染全いかに防ぐかという
事である。以下に述べる様ないくつかの解決方法が提案
もしくは実施されているが、これ等はいずれも満足のゆ
くものではない。
まず、ゲート散化膜表面にうす〈リンを拡散してリンガ
ラス層を形成し、このリンガラス層の可動イオンに対す
る捕捉効果を利用した方法があるが、MOS)ランジス
タの微細化が進み、ゲート酸化膜厚の薄膜化が進む現在
では、可動イオンに対する捕捉効果を保ちながらしかも
リンガラス層の分極効果を抑える友めに薄くリンガラス
層を形成する必要があるが、この製造は極めて難かしぐ
、現実的な方法ではない。
ラス層を形成し、このリンガラス層の可動イオンに対す
る捕捉効果を利用した方法があるが、MOS)ランジス
タの微細化が進み、ゲート酸化膜厚の薄膜化が進む現在
では、可動イオンに対する捕捉効果を保ちながらしかも
リンガラス層の分極効果を抑える友めに薄くリンガラス
層を形成する必要があるが、この製造は極めて難かしぐ
、現実的な方法ではない。
また、ゲート絶縁膜をシリコン酸化膜とシリコン窒化膜
との二層にし、シリコン窒化膜が可動イオンの侵入の障
壁となる事を利用した方法があるが、シリコン窒化膜に
起因したストレス及びシリコン酸化膜とシリコン窒化膜
との界面に存在する電子もしくは正孔の捕獲単位にょシ
半導体素子の電気的特性の劣化が生じる可能性があシ、
半導体素子特性の信頼性が厳しく要求される現在では実
用的な方法ではない。
との二層にし、シリコン窒化膜が可動イオンの侵入の障
壁となる事を利用した方法があるが、シリコン窒化膜に
起因したストレス及びシリコン酸化膜とシリコン窒化膜
との界面に存在する電子もしくは正孔の捕獲単位にょシ
半導体素子の電気的特性の劣化が生じる可能性があシ、
半導体素子特性の信頼性が厳しく要求される現在では実
用的な方法ではない。
さらに、シリコン酸化膜中に塩素をドービンクもしくは
拡散せしめて形成したいわゆる塩酸酸化膜は一酸化膜の
耐圧の向上と同時に可動イオンの捕捉効果が報告されて
おシ、これは−面利点を有しているが、シリコン酸化膜
中に存在する塩素原子に起因した電子もしくは正孔に対
する捕獲単位の発生がみられ、従って信頼性の高い半導
体素子特性を得る事が難かしく、この方法も満足のゆく
方法ではない。
拡散せしめて形成したいわゆる塩酸酸化膜は一酸化膜の
耐圧の向上と同時に可動イオンの捕捉効果が報告されて
おシ、これは−面利点を有しているが、シリコン酸化膜
中に存在する塩素原子に起因した電子もしくは正孔に対
する捕獲単位の発生がみられ、従って信頼性の高い半導
体素子特性を得る事が難かしく、この方法も満足のゆく
方法ではない。
シ
最近、イシカワ等がアイトリプルイートラIザクション
ズオンエレクトロンデバイスイズ(IEEE;Tran
sactions on Electron Devi
ces)誌第27壱1586頁に以下述べる様な可動イ
オン汚染の回避方法を報告している。
ズオンエレクトロンデバイスイズ(IEEE;Tran
sactions on Electron Devi
ces)誌第27壱1586頁に以下述べる様な可動イ
オン汚染の回避方法を報告している。
その一つは、モリブデン薄膜t” 7 *−ミンクガス
中で1000℃程度の高温でアニールする方法である。
中で1000℃程度の高温でアニールする方法である。
この方法を用いる事によシ、窒素ガス中での同温度での
アニール試料にみられe2xto”%コ1程度の可動イ
オン量が、2桁少ない2X10”cm−2程度になる事
が報告されている。しかしこのフォーミングガス中アニ
ールを行なり友場合は、窒素ガス中アニールを行なり友
場合に比べ1八1(J8ダイオードのフラットバンド電
圧の初期値において0.2v程度の負方向シフトが観測
され、7オー電yyi、x、中yニールを行なった場合
、シリコン基板界面の界面特性の劣化が生ずる嬶が確か
められ、信頼性の高い半導体素子特性が必要不可欠な現
在満足のゆく方法ではない。
アニール試料にみられe2xto”%コ1程度の可動イ
オン量が、2桁少ない2X10”cm−2程度になる事
が報告されている。しかしこのフォーミングガス中アニ
ールを行なり友場合は、窒素ガス中アニールを行なり友
場合に比べ1八1(J8ダイオードのフラットバンド電
圧の初期値において0.2v程度の負方向シフトが観測
され、7オー電yyi、x、中yニールを行なった場合
、シリコン基板界面の界面特性の劣化が生ずる嬶が確か
められ、信頼性の高い半導体素子特性が必要不可欠な現
在満足のゆく方法ではない。
もう一つの方法はモリブデン薄膜をそれのパターニング
のためマスクとして使用するホトレジストと直接接しな
い様、モリブデン薄膜とホトレジストとの間に、シリコ
ンは化itgt挿入する方法である。モリブデン薄膜と
ホトレジストとの間に、シリコン酸化膜1000λを挿
入して製造された半導体素子では、このシリコン酸化膜
を挿入せずに製造された半導体素子で測定され几可動イ
オン量>10 cm K比べ、少なくとも3桁小さ
込可動イオン量即ち<1010cm−2Lか示さない結
果が報告されておシ、ホトレジストに含まれる可動イオ
ンによる汚染が、挿入したシリコン酸化膜によシ阻止さ
れるためであるとされて論る。この方法は可動イオン汚
染の低減化に対しては効果のある方法であるが、以下述
べる様な新らたな問題点が内在しておシ、決して満足の
ゆく方法ではない、このイシカワ等の方法に関して、前
述の論文にお込では、ホトレジスト及びシリコン酸化膜
をマスクにこのマスクに覆われない部分のモリブデン薄
膜を工、チングによシ除去した後、ホトレジスト及びシ
リコン酸化膜を除去する事が記述されている。
のためマスクとして使用するホトレジストと直接接しな
い様、モリブデン薄膜とホトレジストとの間に、シリコ
ンは化itgt挿入する方法である。モリブデン薄膜と
ホトレジストとの間に、シリコン酸化膜1000λを挿
入して製造された半導体素子では、このシリコン酸化膜
を挿入せずに製造された半導体素子で測定され几可動イ
オン量>10 cm K比べ、少なくとも3桁小さ
込可動イオン量即ち<1010cm−2Lか示さない結
果が報告されておシ、ホトレジストに含まれる可動イオ
ンによる汚染が、挿入したシリコン酸化膜によシ阻止さ
れるためであるとされて論る。この方法は可動イオン汚
染の低減化に対しては効果のある方法であるが、以下述
べる様な新らたな問題点が内在しておシ、決して満足の
ゆく方法ではない、このイシカワ等の方法に関して、前
述の論文にお込では、ホトレジスト及びシリコン酸化膜
をマスクにこのマスクに覆われない部分のモリブデン薄
膜を工、チングによシ除去した後、ホトレジスト及びシ
リコン酸化膜を除去する事が記述されている。
この方法では、モリブデン薄膜とホトレジストの間に弾
入されたシリコン酸化膜の除去に関し、大きな問題点が
存在する。即ち、モリブデン薄膜上、チング後は、ゲー
ト電極下以外のゲート酸化膜表面が露出する事から、モ
リブデン薄膜上のシリコン酸化膜をエツチングする際、
露出し友ゲート酸化atでもが工、チングされてしまう
という不利益である。半導体素子の微細化が進み、ゲー
ト酸化膜厚の薄膜化が進む現状を考えると、モリブデン
薄膜上のシリコン酸化膜エツチング工程によシ、露出し
たゲート酸化膜すべてが工、チングされてしまい、後に
ソース及びドレイン電極となるべき部分のシリコン基板
が露出してしまうという事態が生じ得る。この様な状態
では、ソース及びドレイン層の形成後、層間絶縁膜を形
成したとしても、ゲート電極とソース、ドレイン層との
間の電気的な絶縁耐圧の劣化が生ずる事になシ、信頼性
の高い半導体素子の製造は難かしい。
入されたシリコン酸化膜の除去に関し、大きな問題点が
存在する。即ち、モリブデン薄膜上、チング後は、ゲー
ト電極下以外のゲート酸化膜表面が露出する事から、モ
リブデン薄膜上のシリコン酸化膜をエツチングする際、
露出し友ゲート酸化atでもが工、チングされてしまう
という不利益である。半導体素子の微細化が進み、ゲー
ト酸化膜厚の薄膜化が進む現状を考えると、モリブデン
薄膜上のシリコン酸化膜エツチング工程によシ、露出し
たゲート酸化膜すべてが工、チングされてしまい、後に
ソース及びドレイン電極となるべき部分のシリコン基板
が露出してしまうという事態が生じ得る。この様な状態
では、ソース及びドレイン層の形成後、層間絶縁膜を形
成したとしても、ゲート電極とソース、ドレイン層との
間の電気的な絶縁耐圧の劣化が生ずる事になシ、信頼性
の高い半導体素子の製造は難かしい。
この不都合管回避するため、シリコン酸化膜の代シに、
例えばシリコン窒化膜をモリブデン薄膜とホトレジスト
との間に挿入する方法が考えられるが、シリコン窒化農
工、チング工程中、ソース及びドレイン層となるべき部
分の露出したゲート酸化膜がシリコン窒化農工、チング
雰囲気にさらされる事になシ、この場合においてもゲー
ト電極とソース及びドレイン層との間の電気的な絶縁耐
圧の劣化が生じ得る可能性があ)、得策ではない。
例えばシリコン窒化膜をモリブデン薄膜とホトレジスト
との間に挿入する方法が考えられるが、シリコン窒化農
工、チング工程中、ソース及びドレイン層となるべき部
分の露出したゲート酸化膜がシリコン窒化農工、チング
雰囲気にさらされる事になシ、この場合においてもゲー
ト電極とソース及びドレイン層との間の電気的な絶縁耐
圧の劣化が生じ得る可能性があ)、得策ではない。
イシカワ等の方法において、モリブデン薄膜上のシリコ
ン酸化meエツチングせず単に残しておく方法も考えら
れるが、この場合、モリブデン薄膜がその表面をシリコ
ン酸化膜で覆われたまま、例えばソース及びドレイン層
形成のための高温熱処理工程1経る結果、シリコン基板
とゲート酸化膜界面との劣化が観測され、信頼性の高い
半導体素子の製造は難かしい。
ン酸化meエツチングせず単に残しておく方法も考えら
れるが、この場合、モリブデン薄膜がその表面をシリコ
ン酸化膜で覆われたまま、例えばソース及びドレイン層
形成のための高温熱処理工程1経る結果、シリコン基板
とゲート酸化膜界面との劣化が観測され、信頼性の高い
半導体素子の製造は難かしい。
又、モリブデンのゲート電極を覆って、層間膜としてリ
ンガラス層を形成し、このリンガラス層形成後高温加熱
処理を施こす事によシ可動イオンをリンガラス層にゲッ
ターする事を骨子とした方法は、可動イオンの存在に起
因し定フラットバンド電圧等の不安定性は全く観測され
ず秀れた方法であると言えるが、この方法は可動イオン
の除去方法であり、可動イオンの汚染を回避する方法で
はない、この可動イオンの除去のため導入されるリンガ
ラス層形成後の加熱処理条件は可動イオン汚染量に依存
するが、通常1000℃程度の温度が必要とされる。現
状では半導体素子の微細化が進んでいるが、その様な場
合、例えばソース及びドレイン層の接合深さも浅くする
必要があり、浅い接合を形成し友後はその接合深さを維
持するため、極力後の工程での加熱処理条件としては低
温度が要求される。この接合深さに関してだけに止まら
ず、大規模集積回路製造にとっては製造工程の低温度化
の実現が必要とされている。この様な要求に対して、前
述のリンガラス層形成後の高温加熱処理によシ可動イオ
ンをゲ・Iターする方法を用いる場合、可動イオン汚染
の程度を下げ得る他の処理と合併して用い高温加熱処理
条件の低温化を計る必要がある。
ンガラス層を形成し、このリンガラス層形成後高温加熱
処理を施こす事によシ可動イオンをリンガラス層にゲッ
ターする事を骨子とした方法は、可動イオンの存在に起
因し定フラットバンド電圧等の不安定性は全く観測され
ず秀れた方法であると言えるが、この方法は可動イオン
の除去方法であり、可動イオンの汚染を回避する方法で
はない、この可動イオンの除去のため導入されるリンガ
ラス層形成後の加熱処理条件は可動イオン汚染量に依存
するが、通常1000℃程度の温度が必要とされる。現
状では半導体素子の微細化が進んでいるが、その様な場
合、例えばソース及びドレイン層の接合深さも浅くする
必要があり、浅い接合を形成し友後はその接合深さを維
持するため、極力後の工程での加熱処理条件としては低
温度が要求される。この接合深さに関してだけに止まら
ず、大規模集積回路製造にとっては製造工程の低温度化
の実現が必要とされている。この様な要求に対して、前
述のリンガラス層形成後の高温加熱処理によシ可動イオ
ンをゲ・Iターする方法を用いる場合、可動イオン汚染
の程度を下げ得る他の処理と合併して用い高温加熱処理
条件の低温化を計る必要がある。
本発明の目的は、以上述べた従来法の問題点を前照し、
可動イオン汚染を防止すると同時に信頼性の高い半導体
素子の製造を可能とし、モリブデン薄膜をゲート電極と
するMOS)ランジスタを含む半導体装置の製造方法を
提供することにある。
可動イオン汚染を防止すると同時に信頼性の高い半導体
素子の製造を可能とし、モリブデン薄膜をゲート電極と
するMOS)ランジスタを含む半導体装置の製造方法を
提供することにある。
本発明は、モリブデン薄膜をゲート電極に使用する半導
体装置の製造方法において、ゲート酸化膜形成に引き続
き、前記モリブデン薄膜形成後700℃乃至1100℃
の温度範囲で加熱処理を行な込、次にこの上にシリコン
酸化膜を形成してこのシリコン酸化1lt−パターニン
グし、次にパターニングされ友そのシリコン酸化膜をマ
スクにして前記モリブデン薄膜をパターニングする工程
を有することを特徴とする半導体装置の製造方法にある
。
体装置の製造方法において、ゲート酸化膜形成に引き続
き、前記モリブデン薄膜形成後700℃乃至1100℃
の温度範囲で加熱処理を行な込、次にこの上にシリコン
酸化膜を形成してこのシリコン酸化1lt−パターニン
グし、次にパターニングされ友そのシリコン酸化膜をマ
スクにして前記モリブデン薄膜をパターニングする工程
を有することを特徴とする半導体装置の製造方法にある
。
まず本発明の基となる実験例について以下に述べる。
P型2Ω・cmの比抵抗を有するシリコン単結晶基板を
用意し、400Aのター)[化膜含有する3種類のMO
8ダイオードA、H,Cを製造した。
用意し、400Aのター)[化膜含有する3種類のMO
8ダイオードA、H,Cを製造した。
このうちダイオード人は、モリブデン薄膜上に直接ホト
レジストを塗布しさらにホトレジスト全パターニングし
、このホトレジストをマスクにモリブデン膜ヲパターニ
ングするものである。一方、ダイオードB、Caモリブ
デン薄膜とホトレジストとの間に、シリコン酸化膜20
00λを挿入したものである。ダイオードBはモリブデ
ン薄膜形成に引続き、シリコン酸化膜を形成したもので
あるが、ダイオードCはシリコン酸化膜形成前にモリブ
デン薄膜t1000℃、20分の条件で窒素ガス中加熱
処理會実施した。これらダイオードB、 Cに関しては
挿入したシリコン酸化膜をホトレジストをマスクにエツ
チングし、さらにこのパターニングされ九シリコンば化
膜をマスクにモリブデン薄膜を工、チングし友。これら
ダイオードA、B。
レジストを塗布しさらにホトレジスト全パターニングし
、このホトレジストをマスクにモリブデン膜ヲパターニ
ングするものである。一方、ダイオードB、Caモリブ
デン薄膜とホトレジストとの間に、シリコン酸化膜20
00λを挿入したものである。ダイオードBはモリブデ
ン薄膜形成に引続き、シリコン酸化膜を形成したもので
あるが、ダイオードCはシリコン酸化膜形成前にモリブ
デン薄膜t1000℃、20分の条件で窒素ガス中加熱
処理會実施した。これらダイオードB、 Cに関しては
挿入したシリコン酸化膜をホトレジストをマスクにエツ
チングし、さらにこのパターニングされ九シリコンば化
膜をマスクにモリブデン薄膜を工、チングし友。これら
ダイオードA、B。
Cに対しホトレジストを除去した後s 1000℃。
20分の窒素ガス中高温アニールを行ない、さらに層間
膜としてシリコン酸化膜を形成した後、所MO(I所に
コンタクト孔を開孔し、アルミニウム(AJ)i着及び
そのパターニングを経てMO8ダイオードの製造を完了
し九、3種類のダイオードに対し、各10個ずつ組み立
て200℃の保管温度でゲート+4Vt10分間印加し
、いわゆる十BT試験によるフラットバンド電圧のシフ
ト量を測定し可動イオン量を測定した。尚+BT試験と
は、基板をアース、ゲート電極を中電位として行なうバ
イアス温度試験のことである。その結果t−まとめで次
の表に示す。
膜としてシリコン酸化膜を形成した後、所MO(I所に
コンタクト孔を開孔し、アルミニウム(AJ)i着及び
そのパターニングを経てMO8ダイオードの製造を完了
し九、3種類のダイオードに対し、各10個ずつ組み立
て200℃の保管温度でゲート+4Vt10分間印加し
、いわゆる十BT試験によるフラットバンド電圧のシフ
ト量を測定し可動イオン量を測定した。尚+BT試験と
は、基板をアース、ゲート電極を中電位として行なうバ
イアス温度試験のことである。その結果t−まとめで次
の表に示す。
+BT試験結果を示したこの表において、ダイオードA
、B、Cにおいて可動イオン量は顕著な違 lいを
みせておシ、ダイオードBはAに比べ一桁、CはAに比
べ約二桁少なく、Cでは実用上はとんど問題とならない
レベルの可動イオン量に達している。前記表には、同時
にMO8ダイオードの7う、ドバンド電圧の初期値が示
されているが、ダ 1イオード&、Cでh−o、z
vであるのに対し、Bでは−0,8■と絶対値が大きい
、この事実からダイオードBで固定電荷もしくはシリコ
ン基板とゲート酸化膜界面との界面準位もしくはそれ等
双方の増大が推定される。
、B、Cにおいて可動イオン量は顕著な違 lいを
みせておシ、ダイオードBはAに比べ一桁、CはAに比
べ約二桁少なく、Cでは実用上はとんど問題とならない
レベルの可動イオン量に達している。前記表には、同時
にMO8ダイオードの7う、ドバンド電圧の初期値が示
されているが、ダ 1イオード&、Cでh−o、z
vであるのに対し、Bでは−0,8■と絶対値が大きい
、この事実からダイオードBで固定電荷もしくはシリコ
ン基板とゲート酸化膜界面との界面準位もしくはそれ等
双方の増大が推定される。
前述の実験結果から、モリブデン薄膜をゲート電極とす
る特にMO8型半導体素子の製造において、可動イオン
汚染を回避しかつ信頼性の高rX子の製造が可能な新規
な方法が得られる。
る特にMO8型半導体素子の製造において、可動イオン
汚染を回避しかつ信頼性の高rX子の製造が可能な新規
な方法が得られる。
即ち、本発明の笑施例は、ゲート酸化膜形成に引き続き
モリブデン薄膜形成後700℃乃至1100”0特に1
000℃の温度範囲で加熱処理を行な5%その後さらに
全面にシリコン酸化膜を形成し、次にそのシリコンi!
i化膜をパターニングし、このパターニングされたシリ
コン酸化膜をマスクにしてモリブデン薄膜をパターニン
グする事を特徴としている。
モリブデン薄膜形成後700℃乃至1100”0特に1
000℃の温度範囲で加熱処理を行な5%その後さらに
全面にシリコン酸化膜を形成し、次にそのシリコンi!
i化膜をパターニングし、このパターニングされたシリ
コン酸化膜をマスクにしてモリブデン薄膜をパターニン
グする事を特徴としている。
本発明によれば、モリブデン薄膜上のシリコン酸化膜除
去に伴う従来の諸問題が解決される。これは、本発明が
モリブデン薄膜上のシリコン酸化膜を残置せしめる事、
及びそのシリコン酸化膜形成前にモリブデン膜をあらか
じめ高温加熱処理しておく事によるものである1本発明
では、この残置せしめたシリコン酸化層重起因し喪半導
体素子の電気的特性の劣化を回避する事が可能となシ、
可動イオン汚染を防止すると同時に信頼性の高い牛導体
素子の製造も可能となった。
去に伴う従来の諸問題が解決される。これは、本発明が
モリブデン薄膜上のシリコン酸化膜を残置せしめる事、
及びそのシリコン酸化膜形成前にモリブデン膜をあらか
じめ高温加熱処理しておく事によるものである1本発明
では、この残置せしめたシリコン酸化層重起因し喪半導
体素子の電気的特性の劣化を回避する事が可能となシ、
可動イオン汚染を防止すると同時に信頼性の高い牛導体
素子の製造も可能となった。
尚、シリコン#化膜形成前のモリブデン薄膜の加熱処理
条件としては、1000℃の温度を用い九場合について
説明し友が、本発明は1000℃に限る必要はなく、モ
リブデン薄膜の顕著なグレイン成長が生じ始める温度7
00℃を下限とし、一方上限としてはこの加熱処理以前
に形成され九フィ度即ち1100°OK設定するのが好
ましい。
条件としては、1000℃の温度を用い九場合について
説明し友が、本発明は1000℃に限る必要はなく、モ
リブデン薄膜の顕著なグレイン成長が生じ始める温度7
00℃を下限とし、一方上限としてはこの加熱処理以前
に形成され九フィ度即ち1100°OK設定するのが好
ましい。
Claims (1)
- モリブデン薄膜をゲート電極に使用する半導体装置の製
造方法において、ゲート酸化膜形成に引き続き前記モリ
ブデン薄膜形成後700’O乃至1100”0の温度範
囲で加熱処理を行ない、次にモリブデン薄膜の上にシリ
コン酸化膜を形成してこのシリプ:/#化1ie/(タ
ーニングし、次にパターニンクサれ九七のシリコン酸化
膜f−rスクにして前記モリブデン薄膜をバターニング
する工程を有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19784981A JPS5898971A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19784981A JPS5898971A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5898971A true JPS5898971A (ja) | 1983-06-13 |
Family
ID=16381355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19784981A Pending JPS5898971A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5898971A (ja) |
-
1981
- 1981-12-09 JP JP19784981A patent/JPS5898971A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
JPS5946107B2 (ja) | Mis型半導体装置の製造法 | |
JP2007251066A (ja) | 半導体装置の製造方法 | |
JPH09120965A (ja) | 半導体装置の製造方法 | |
JPH0729986A (ja) | 半導体装置およびその製造方法 | |
JP3247242B2 (ja) | 半導体装置の製造方法 | |
JPS609160A (ja) | 半導体装置およびその製造方法 | |
JPS5898971A (ja) | 半導体装置の製造方法 | |
JPH1064898A (ja) | 半導体装置の製造方法 | |
JPH07273326A (ja) | 半導体装置とその製造方法 | |
TWI819592B (zh) | 半導體裝置及其製作方法 | |
US6887767B2 (en) | Method for manufacturing semiconductor device | |
KR100548579B1 (ko) | 반도체소자의 제조방법 | |
JPH06181219A (ja) | 半導体装置の製造方法 | |
JP3499769B2 (ja) | 酸化膜の形成方法、キャパシタ | |
JPH05109736A (ja) | 半導体装置の製造方法 | |
JPS6068656A (ja) | 半導体装置の製造方法 | |
JPS61147550A (ja) | 半導体装置の製造方法 | |
JPH11162879A (ja) | 半導体装置用配線構造及びその製造方法 | |
JPH0527272B2 (ja) | ||
JPH0374842A (ja) | 半導体装置の製造方法 | |
JPS60163466A (ja) | 半導体装置の製造方法 | |
JPH0140506B2 (ja) | ||
JPH03145137A (ja) | 半導体装置の製造方法 | |
JPS6142411B2 (ja) |