JPS5897840A - ボンデイング方法 - Google Patents

ボンデイング方法

Info

Publication number
JPS5897840A
JPS5897840A JP19802481A JP19802481A JPS5897840A JP S5897840 A JPS5897840 A JP S5897840A JP 19802481 A JP19802481 A JP 19802481A JP 19802481 A JP19802481 A JP 19802481A JP S5897840 A JPS5897840 A JP S5897840A
Authority
JP
Japan
Prior art keywords
semiconductor chip
foil
substrate
bumps
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19802481A
Other languages
English (en)
Other versions
JPS6410936B2 (ja
Inventor
Shin Tada
多田　伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19802481A priority Critical patent/JPS5897840A/ja
Publication of JPS5897840A publication Critical patent/JPS5897840A/ja
Publication of JPS6410936B2 publication Critical patent/JPS6410936B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/851—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector the connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子のボンディング方法、さらに詳しく
はフェイスダウンボンディング方法に関するものである
０ フェイスダウンボンディング方法は、ワイヤリード或い
はビームリードなどのリード線を用いないで、半導体チ
ップに設けた接続端子（バンプ）を用いてポンディング
するポンディングの一方法である。
フェイスダウンボンディング方法の特徴は、（１）ボン
ディング工程が簡単化できる。
（２）　　自動化が可能である。
等である。
第１図にフェイスダウンボンディング方法によってポン
ディングされた半導体チップの断面図を載せる。１がＬ
ＳＩ等の半導体チップであり、２が銅２ａ及びハンダ２
ｂのバンプであり、基板３上の導体の銅箔４とメッキ５
（金メッキ５ａ、ニッｌｒルメッキ５ｂ）を介して接続
している。
従来の７エイスダウンボンデイング方法の問題点は、メ
ッキ５の表面がフラットであるためメッキ５とバンプ２
の接合部分が基板の表面と平行方向の外力に対し弱いと
いうことである。
本発明は上記の欠点をなくすため、半導体チップと基板
上の接合部分において、半導体チップのバンプを基板上
のメッキめない導体箔と直接接続させ、バンプと導体箔
の接続部分゛と非接続部分とで段差を生じさせ、ボンデ
ィングの強度を増すことを目的とする。
本発明のボンディング方法の一実施例を図面を　。
参照しつつ説明する。
第２図は銅箔４をラミネートしたガラスエポキシよりな
る基板３上の、半導体チップのバンプと銅箔４のボンデ
ィング相嶺部に７オトレジスト６のパターンを形成する
工程である。次いで従来技術に従い銅箔４の酸化防止の
ためのメッキ５（金メッキ５ａ、ニッケルメッキｓｂ）
を施す（第３図）。メッキは前記に限定するわけではな
い。フォトレジスト６を洗い落とすと第４図の如く銅箔
４を底としてメッキ５の一部に凹部７ができる０該凹部
７ＫＬＳＩ等の半導体チップ１の銅２ａ及びハンダ２ｂ
のバンプ２の凸部をはめる。バンプ２のハンダ２ｂでハ
ンダ付けを完成する（第５図）。
もちろん第４図の凹部はＬＳＩ等の半導体チップ１のバ
ンプ２の数、形状に応じて適宜変える０なお、銅箔４自
体は外気にさらすと容易に酸化しハンダ付けが不可能に
なるため、フォトレジスト６の剥離はノ・ンダ付は直前
で行うと良いｏ２オドレジスト６の剥離にはメチルイソ
ブチルケトン゛とｉアルコール類の一溶剤を浸すと早く
処理が行えるＯ 以上本発明のボンディング方法によれば、半導体チップ
と基板の接合部が従来のものより強化され、しかもバン
プ付き半導体チップの基板への接合の位置合わせか、基
板上の凹部にノ（ンプの凸部を合わすべ〈実施すれば良
く、容易である。
【図面の簡単な説明】
第１図は従来のボンディング法による半導体チップと基
板のボンディング断面図、第２図乃至第５図は本発明の
ボンディング法の各工程の部分断面図である０ １・・・半導体チップ、２・・・バンプ、３・・・基板
、４・・・銅箔、５・・・メッキ、６・・・フォトレジ
スト、７・・・凹部 代理人　弁理士　福　士　愛　彦 第１図 第２図 第３　ＥＩ３ 第４図 第５図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップ上に突出した接続端子（バンプ）を用
    いて半導体チップと基板上の電極接続用の導体箔を結合
    しボラディングを行う方法において、 導体箔を設けた基板上に、導体箔上の半導体チップのバ
    ンプと導体箔とが接合する領域外のみに導体箔保護のメ
    ッキを施し、 半導体チップのバンプとメッキのない領域の導体箔とを
    直接接続することを特徴とするボンディング方法０
JP19802481A 1981-12-08 1981-12-08 ボンデイング方法 Granted JPS5897840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19802481A JPS5897840A (ja) 1981-12-08 1981-12-08 ボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19802481A JPS5897840A (ja) 1981-12-08 1981-12-08 ボンデイング方法

Publications (2)

Publication Number Publication Date
JPS5897840A true JPS5897840A (ja) 1983-06-10
JPS6410936B2 JPS6410936B2 (ja) 1989-02-22

Family

ID=16384248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19802481A Granted JPS5897840A (ja) 1981-12-08 1981-12-08 ボンデイング方法

Country Status (1)

Country Link
JP (1) JPS5897840A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281883A (en) * 1990-11-05 1994-01-25 Fujitsu Limited Surface acoustic wave device with improved junction bonding and package miniaturization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281883A (en) * 1990-11-05 1994-01-25 Fujitsu Limited Surface acoustic wave device with improved junction bonding and package miniaturization

Also Published As

Publication number Publication date
JPS6410936B2 (ja) 1989-02-22

Similar Documents

Publication Publication Date Title
US7307347B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
US6143991A (en) Bump electrode with adjacent pad and insulation for solder flow stopping
JP2980495B2 (ja) 半導体装置の製造方法
US6763585B2 (en) Method for producing micro bump
JP3486872B2 (ja) 半導体装置及びその製造方法
JP2830351B2 (ja) 半導体装置の接続方法
JP2844058B2 (ja) 半導体パッケージ
JPS5897840A (ja) ボンデイング方法
JPH06101492B2 (ja) 半導体装置及びその製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPH0451056B2 (ja)
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
KR20000042665A (ko) 칩 사이즈 패키지 및 그의 제조 방법
JPH05144816A (ja) フエイスダウンボンデイング方法
JPH05335437A (ja) 半導体装置
JPH01286430A (ja) 半導体チップの実装方法
JP3674550B2 (ja) 半導体装置
JPH04127547A (ja) Ｌｓｉ実装構造体
JP2667491B2 (ja) 電気ピンの製造方法
JPH04162439A (ja) 半導体集積回路装置
JPH09129681A (ja) 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法
WO1992011743A2 (en) An interconnect structure for connecting electronic devices
JPH04154137A (ja) フィルムキャリヤーテープの製造方法
JPS58132942A (ja) フリツプチツプの組立方法
JPS62272548A (ja) ボンデイング・パツドを固定する方法