JPS62272548A - ボンデイング・パツドを固定する方法 - Google Patents

ボンデイング・パツドを固定する方法

Info

Publication number
JPS62272548A
JPS62272548A JP6593087A JP6593087A JPS62272548A JP S62272548 A JPS62272548 A JP S62272548A JP 6593087 A JP6593087 A JP 6593087A JP 6593087 A JP6593087 A JP 6593087A JP S62272548 A JPS62272548 A JP S62272548A
Authority
JP
Japan
Prior art keywords
metal
island
lead frame
chip
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6593087A
Other languages
English (en)
Inventor
テイト ゲルソミニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS62272548A publication Critical patent/JPS62272548A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 産業上の利用分野 この発明は[フリップ・チップ製造]と呼ばれる製造方
法で、半導体チップをリードフレームに結合する方法に
関する。
リードフレームに対する半導体チップの従来のフリップ
・チップ製造は、最初にチップの表面の上に金属層(1
つ又は複数)をデポジットし、チップの表面をフォトレ
ジスト層で覆い、このフォトレジスト層のパターンを定
めて、ボンディング・パッドの上に孔を開け、その後こ
の開口内で露出する金属を銅電気めっき過程によって電
気めっきする。チップの銅による電気めっきにより、8
各のボンディング・パッドの上に銅がデポジットされ、
この銅のデボジツションは、各々の突出部の上端でフォ
トレジストの縁を越えて伸びる。その後、フォトレジス
トを除き、標準的なエッチ・プロセスを用いて、絶縁層
の表面の上にある金属層を除去し、銅の突起部だけを残
す。残った銅の突起部が、各々のボンディング・パッド
の所で、チップの絶縁体表面より約7/ 1000イン
チ、即ち7ミルだけ上方に伸びるきのこ膨隆起部を形成
する。銅の突起部に薄いはんだ被覆を適用する。その後
、チップとリード・フレームを合せ、はんだ被覆した銅
の突起部をリード・フレームのパッドと整合させ、突起
部をパッドにはんだ付けする。
銅の隆起部の高さが普通より大きく変化すると、接触が
開路して、不良装置になる。更に、銅が、きのこ形であ
ることにより、各々のパッドが隣りのパッドとごく接近
しているのが普通であるから、非常に多数のパッドを持
つチップでは、ボンディング・パッドの間の短絡が起る
事がある。
問題点を解決する為の−び 従って、本発明の目的は、リード・フレームを半導体チ
ップに取り付ける改良された方法を提供することである
本発明では、ボンディング・パッドをリードフレームに
固定する方法として、チップの有効面の上に金属アイラ
ンドを形成し、該アイランドはボンディング・パッドに
電気接続されており、可融性金属隆起部を前記アイラン
ド上にデポジットし該隆起部をリードフレームの対応す
るパッドに溶接することを含む方法を提供する。金属が
はんだであることが好ましい。
本発明に特有と考えられる新規な特徴は特許請求の範囲
に記載しであるが、本発明自体並びにその他の特徴及び
利点は、以下図面について詳しく説明する所から最もよ
く理解されよう。
実施例 第1図には、通常はチップ11の周縁に添って配置され
たボンディング・パッド12.14を持つ半導体チップ
11の一部分の著しく拡大した側面断面図が示されてい
る。普通、ボンディング・パッドは何等かの方法でリー
ドフレームの対応するパッドに電気接続されている。こ
の接続を行う1つの方法は、チップ11の絶縁面10全
体の上に金属層18をデポジットし、その後、第2図に
示すように、金属層18の上にフォトレジスト19をデ
ポジットすることである。金属層は3層で構成されるの
が典型的であり、下側層は、クロム、真中の層が銅又は
ニッケルであり、上側層が金である。フォトレジスト1
9のパターンを定めて、ボンディング・パッド12.1
4の上に孔20゜22を間ける。、その後、フォトレジ
スト層19の孔20.22に銅の突起部24.26を電
気めつきし、金属層18と接触させる。銅の突起部24
.26は、第3図にみられるように、銅が孔20.22
の周りのフォトレジスト層19の肩の上にこぼれる傾向
がある為に、きのこ形構造をしている。
次に、フォトレジスト19を取去り、ボンディング・パ
ッド12.14の上面から約7/ 1000インチ、即
ち7ミルだけ上方に伸びる銅の突起部24.26を残す
。その後、絶縁層10の1にある金属層18を標準的な
エッチ・プロセスによって除去する。薄いはんだ層30
.32を夫々に銅の突起部24.26の上にデポジット
する。その後、銅の突起部24.26をリードフレーム
34の対応するパッドと並置し、これらのパッドにはん
だ付けする。
どれか1つの突起部の高さに普通より大きな変動があっ
た場合、リードフレームにはんだ付けする時、接触の開
路が起ることがある。銅の突起部の高さのm胃内な許容
公差のため、この様な方法では高い歩留りを達成するの
が困難である。
本発明では、第7図に示す様に、ボンディング・パッド
12のデポジッション及びパターニングの間、その中に
突起部をデポジットするボンディング・パッドを使う代
わりに、コネクタ・ストリップ13によって対応するボ
ンディング・パッドに接続された金属アイランド15が
、係属中の米国特許出願番号用797,269号に記載
されている様に、チップの有効面の上に形成される。二
酸化シリコンのような絶縁層をチップの表面にデポジッ
トしパターンを定めて、エッチして、アイランドの上に
孔をあける。第8図及び第9図に付いて説明すると、金
属アイランド15.17を融剤で被覆した後、金属アイ
ランドの上にはんだをデポジットして、はんだ隆起部3
6.38を形成する。第8図及び第9図には、図面を簡
単にするために、2つのアイランド15.17L、か示
してないが、普通はずっと多数のアイランドがあること
を承知されたい。その後、はんだ隆起部をリードフレー
ム34の対応するパッドと並置する。
ウェーブはんだ付けの様な任意の便利な手段によリ、こ
れらのパッドにはんだ付けする。はんだ隆起部の高さ全
体が、隆起部の高さの変動を調節する為に利用できるか
ら、本発明の方法は信頼性を著しく改善し、銅の突起部
よりも製造費をずっと下げる。
本発明を実施例に付いて説明したが、この説明は本発明
を制約するものと解してはならない。当業者には、以上
の説明から、本実施例の種々の変更並びにその他の実施
例が容易に考えられよう。
従って、特許請求の範囲は、本発明の範囲に属する全て
の変更を包括するものであることを承知されたい。
以上の説明に関連して、更に下記の項を開示する。
(1)  半導体集積回路チップのボンディング・パッ
ドをリードフレームに固定する方法において、前記半導
体チップの有効面の上に金属アイランド及び該アイラン
ドを前記ボンディング・パッドに電気接続するコネクタ
・ストリップを形成し、前記金属アイランド上に可融性
金属隆起部を形成し、前記リードフレーム及び前記アイ
ランドを整合させ、前記可融性金属が溶融してリードフ
レームに結合されるまで、前記金属アイランドを加熱す
る工程を含む方法。
(2)  第(1)項に記載した方法に於いて、可融性
金属がはんだである方法。
(3)  第(2)項に記載した方法に於いて、はんだ
隆起部を形成することが、前記ボンディング・パッドに
融剤を適用し、前記ボンディング・パッド及びはんだを
加熱して、前記ボンディング・パッドに固定されたはん
だ隆起部を形成することを含む方法。
(4)  複数個のボンディング・パッドを持つ半導体
チップを複数個リードフレーム・パッドを持つリードフ
レームに固定する方法において、複数個の金属アイラン
ド及び該アイランドを対応する前記ボンディング・パッ
ドに接続する導電ストリップを形成し、前記アイランド
上に可融性金属隆起部をデポジットし、前記リードフレ
ームを前記可融性金属隆起部と並置して整合させ、はん
だ隆起部が溶融して前記アイランドに結合されるまで、
前記ボンディング・パッドを加熱する工程を含む方法。
(5)  第(4)項に記載した方法に於いて、前記可
融性金属がはんだである方法。
(6)  第(5)項に記載した方法に於いて、前記加
熱する工程の前に、前記金属アイランドに融剤をコーテ
ィングすることを含む方法。
(7)  ボンディング・パッドを持つ半導体チップと
リードフレームを持つ半導体集成体に於いて、金属アイ
ランドと該アイランドを前記ボンディング・パッドに電
気接続するコネクタ・ストリップと、前記金属アイラン
ドをリードフレームの対応するパッドに接続する可融性
金属とを有する半導体集成体。
(8)  第(7)項に記載した半導体集成体に於いて
、前記可融性金属がはんだである半導体集成体。
【図面の簡単な説明】
第1図乃至第6図は第1図半導体チップをリードフレー
ムに取り付ける従来の「フリップ・チップ」方法を示す
著しく拡大した側面断面図、第7図はボンディング・パ
ッドとアイランドを示すチップの一部分の平面図、第8
図及び第9図はボンディング・パッドをリードフレーム
に取り付ける本発明の方法を示す側面図である。 主な符号の説明 12:ボンディング・パッド 13:コネクタ・ストリップ 15:金属アイランド

Claims (1)

    【特許請求の範囲】
  1. 半導体集積回路チップのボンディング・パッドをリード
    フレームに固定する方法において、前記半導体チップの
    有効面の上に金属アイランド及び該アイランドを前記ボ
    ンディング・パッドに電気接続するコネクタ・ストリッ
    プを形成し、前記金属アイランド上に可融性金属隆起部
    を形成し、前記リードフレーム及び前記アイランドを整
    合させ、前記可融性金属が溶融してリードフレームに結
    合されるまで、前記金属アイランドを加熱する工程を含
    む方法。
JP6593087A 1986-03-24 1987-03-23 ボンデイング・パツドを固定する方法 Pending JPS62272548A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84346786A 1986-03-24 1986-03-24
US843467 1986-03-24

Publications (1)

Publication Number Publication Date
JPS62272548A true JPS62272548A (ja) 1987-11-26

Family

ID=25290070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6593087A Pending JPS62272548A (ja) 1986-03-24 1987-03-23 ボンデイング・パツドを固定する方法

Country Status (1)

Country Link
JP (1) JPS62272548A (ja)

Similar Documents

Publication Publication Date Title
EP1020903B1 (en) A semiconductor device using a lead frame and its manufacturing method
KR100470386B1 (ko) 멀티-칩패키지
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
US6031293A (en) Package-free bonding pad structure
JP3679199B2 (ja) 半導体パッケージ装置
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
US20050054187A1 (en) Method for forming ball pads of BGA substrate
JPH079953B2 (ja) 半導体装置の製造方法
US6323434B1 (en) Circuit board and production method thereof
JP2004235420A (ja) 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JPS62272548A (ja) ボンデイング・パツドを固定する方法
JP3573894B2 (ja) 半導体装置及びその製造方法
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
KR20000042665A (ko) 칩 사이즈 패키지 및 그의 제조 방법
JPS60140737A (ja) 半導体装置の製造方法
KR970005716B1 (ko) 반도체 장치 및 그 제조 방법
JPH0640559B2 (ja) 転写バンプ基板の形成方法
JP2549278Y2 (ja) 混成集積回路基板
JPH0719797B2 (ja) 半導体装置の実装具
KR20000002808A (ko) 볼 그리드 어레이 패키지 및 그의 제조방법
JPH01286430A (ja) 半導体チップの実装方法
JPH05166812A (ja) 半導体素子
KR100206861B1 (ko) 고밀도 반도체 패키지구조
JPH0257702B2 (ja)
JPH0462459B2 (ja)