JPS5896770A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPS5896770A JPS5896770A JP19438781A JP19438781A JPS5896770A JP S5896770 A JPS5896770 A JP S5896770A JP 19438781 A JP19438781 A JP 19438781A JP 19438781 A JP19438781 A JP 19438781A JP S5896770 A JPS5896770 A JP S5896770A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- gaas
- layers
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 125000005842 heteroatom Chemical group 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000272201 Columbiformes Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は化合物半導体ＩＣを構成する電界効果型トラ
ンジスタ（以下ＦＥＴという）に関するものである。
ンジスタ（以下ＦＥＴという）に関するものである。
従来、超高速型の化合物半導体ＩＣを構成するＦＥＴと
して、ｎ型ＧａＡＪＡｇ、高純度のＧａＡｓの変調Ｐ−
ピングを利用した第１図の構成のものがあった。このＦ
ＥＴは、半絶縁性のＧａＡｓ基板ｌの上に、分子ビーム
エピタキシャル法などの成長を精密に制御することがで
きるエピタキシャル法によって高純度のＧａＡｓ層２お
よびｎ型にト”−ピングしたＧａＡｌＡｓ層３を成長さ
せ、このＧａＡｌＡｓ層３の上にショットキゲート電極
４、オーミック電極のソース電極５およびＰレイン電極
６を形成したものである。
して、ｎ型ＧａＡＪＡｇ、高純度のＧａＡｓの変調Ｐ−
ピングを利用した第１図の構成のものがあった。このＦ
ＥＴは、半絶縁性のＧａＡｓ基板ｌの上に、分子ビーム
エピタキシャル法などの成長を精密に制御することがで
きるエピタキシャル法によって高純度のＧａＡｓ層２お
よびｎ型にト”−ピングしたＧａＡｌＡｓ層３を成長さ
せ、このＧａＡｌＡｓ層３の上にショットキゲート電極
４、オーミック電極のソース電極５およびＰレイン電極
６を形成したものである。
このようなＧａＡｌＡｓ層３とＧａＡｓ ＊ ２のへテ
ロ界面に形成される２次元電子ガス層７を利用したＦＥ
Ｔは、イオン化したＦすの散乱が少なくなるために、フ
ォノン散乱が少なくなる低温で高性能な特性が得られる
。この場合、ｎ型ＧａＡｌＡｓ ＃ ３の厚さによシ、
ＦＥＴはノーマリオン型にもノーマリオフ型にもなる。
ロ界面に形成される２次元電子ガス層７を利用したＦＥ
Ｔは、イオン化したＦすの散乱が少なくなるために、フ
ォノン散乱が少なくなる低温で高性能な特性が得られる
。この場合、ｎ型ＧａＡｌＡｓ ＃ ３の厚さによシ、
ＦＥＴはノーマリオン型にもノーマリオフ型にもなる。
しかし、ｎ型ＧａＡｌＡｓ層３とＧａＡｌＡｓの界面に
は必ず２次元電子ガス鳩７が形成されるので、集子のア
イソレーションのためには、ＧａＡｌＡｓ層３をエツチ
ングによって除去するか、活性領域のみへの選択エピタ
キシャル成長などが必要である。また、ＧａＡｌＡｓは
オーミック電極を形成しにくいので、ＧａＡｌＡａ Ｎ
３の上にさらにｎ型ＧａＡｓ層を成長させて、オーミ
ックをとるなどの工夫がされてるが、これらは表面が完
全なプレーナではなくなるために、ＬＳＩ化する上では
問題となる。
は必ず２次元電子ガス鳩７が形成されるので、集子のア
イソレーションのためには、ＧａＡｌＡｓ層３をエツチ
ングによって除去するか、活性領域のみへの選択エピタ
キシャル成長などが必要である。また、ＧａＡｌＡｓは
オーミック電極を形成しにくいので、ＧａＡｌＡａ Ｎ
３の上にさらにｎ型ＧａＡｓ層を成長させて、オーミ
ックをとるなどの工夫がされてるが、これらは表面が完
全なプレーナではなくなるために、ＬＳＩ化する上では
問題となる。
また、１／ｉ＃のみの変調ド−ピングについては、第１
図に示した構成の他に、第２図に示すようにｎ型のＧａ
ＡｌＡｓ ＠と高純度のＧａＡｓ層とを逆転させたもの
が考えられる。すなわち、第２図に示すものは、半絶縁
性ＧａＡｓ基板８上にｎ型ＧａＡｌＡｓｊ＠９、高純度
のＧａＡｓ層ｌＯを成長させたものである。しかし、こ
の構成の場合には、高純度のＧａＡｓ層１０の表面準位
のために、このＧａＡｓ層ｌＯの表面がら空乏層が拡が
シ、２次元電子ガス層が形成されない場合が多い。しか
し、ＧａＡｓ層１０の上にダート電極をつけて、これに
バイアス電圧をかけて表面準位の影響を取除けば、第１
図に示すものと同様に２次元電子ガス層が形成される。
図に示した構成の他に、第２図に示すようにｎ型のＧａ
ＡｌＡｓ ＠と高純度のＧａＡｓ層とを逆転させたもの
が考えられる。すなわち、第２図に示すものは、半絶縁
性ＧａＡｓ基板８上にｎ型ＧａＡｌＡｓｊ＠９、高純度
のＧａＡｓ層ｌＯを成長させたものである。しかし、こ
の構成の場合には、高純度のＧａＡｓ層１０の表面準位
のために、このＧａＡｓ層ｌＯの表面がら空乏層が拡が
シ、２次元電子ガス層が形成されない場合が多い。しか
し、ＧａＡｓ層１０の上にダート電極をつけて、これに
バイアス電圧をかけて表面準位の影響を取除けば、第１
図に示すものと同様に２次元電子ガス層が形成される。
この発明は、前述のような事情に鑑みてなされたもので
、高純度のＧａＡｓ層を表面にした変調ドーピングを利
用したＦＥＴにおいて、前記高純度０ＧａＡｓ層上に形
成したダート電極金属の両側の一部と、高純度のＱａＡ
ｓ ＩＷＪの前記ケ゛−ト＠極両側方に形成しｆｃ １
１型のＧａＡｓ領域とを重ならせたことによシ、ＩＣ用
としてオン抵抗が少なく高性能、ＯＦ’ Ｅ Ｔ ’に
提供することを目的としている。
、高純度のＧａＡｓ層を表面にした変調ドーピングを利
用したＦＥＴにおいて、前記高純度０ＧａＡｓ層上に形
成したダート電極金属の両側の一部と、高純度のＱａＡ
ｓ ＩＷＪの前記ケ゛−ト＠極両側方に形成しｆｃ １
１型のＧａＡｓ領域とを重ならせたことによシ、ＩＣ用
としてオン抵抗が少なく高性能、ＯＦ’ Ｅ Ｔ ’に
提供することを目的としている。
以下、この発明の一冥施例につき第３図′ｆ６：参照し
°Ｃ説明する。この実施例のＦＥＴは、半絶縁性のＧａ
Ａａ基板１１上に、ト９−ピングＬ＆いＧａＡｌＡｓ１
！ｔ１２ｆ［長させ、このＧａＡｌＡｓ ＩＩ ｌ ２
の上にｎ型にドーピングしたＧａＡｌＡａ Ｉｄ Ｉ
３を成長させ、さらにＧａＡｌＡｓ４１３の上に高純度
のｎ −ＧａＡｓ層１４を成長させる。そして、この高
純度のＧａＡａ ／ｉ１１４にイオン打込みなどによｐ
ｎ型のＧａＡｓ領域１５を低抵抗層として形成し、ｎ型
のＧａＡｓ領域１５の上にソース電極１６およびドレイ
ン電極］７を形成する。これらの間に配置してショット
キダート電極１８を、その電極金属の両側の一部が前記
ｎ型のＧａＡｓ領域１５とオーバラップするように、高
純度のＧａＡｓ層１４のｎ型低抵抗化していない部分１
９上に形成する。なお、この場合に、前記ダート電極１
８は、高耐熱性の金属を用い、これをマスクとしてイオ
ン打込みを行い、アニール時の拡散によってｆｆ−）電
極１８の両側の一部とオーバラップしたｎ型のＧａＡｓ
領域１５を低抵抗層として形成してもよい。
°Ｃ説明する。この実施例のＦＥＴは、半絶縁性のＧａ
Ａａ基板１１上に、ト９−ピングＬ＆いＧａＡｌＡｓ１
！ｔ１２ｆ［長させ、このＧａＡｌＡｓ ＩＩ ｌ ２
の上にｎ型にドーピングしたＧａＡｌＡａ Ｉｄ Ｉ
３を成長させ、さらにＧａＡｌＡｓ４１３の上に高純度
のｎ −ＧａＡｓ層１４を成長させる。そして、この高
純度のＧａＡａ ／ｉ１１４にイオン打込みなどによｐ
ｎ型のＧａＡｓ領域１５を低抵抗層として形成し、ｎ型
のＧａＡｓ領域１５の上にソース電極１６およびドレイ
ン電極］７を形成する。これらの間に配置してショット
キダート電極１８を、その電極金属の両側の一部が前記
ｎ型のＧａＡｓ領域１５とオーバラップするように、高
純度のＧａＡｓ層１４のｎ型低抵抗化していない部分１
９上に形成する。なお、この場合に、前記ダート電極１
８は、高耐熱性の金属を用い、これをマスクとしてイオ
ン打込みを行い、アニール時の拡散によってｆｆ−）電
極１８の両側の一部とオーバラップしたｎ型のＧａＡｓ
領域１５を低抵抗層として形成してもよい。
前述のように構成したＦＥＴのダート電極１８に正の電
圧をかけて行くと、ｎ型のＧａＡｌＡａ Ｎ １３と高
純度のＧａＡｓ層１４の低抵抗化していない部分１９と
のへテロ界面に２次元電子ガス層２０が形成され、これ
はダート電極１８によって制御される。
圧をかけて行くと、ｎ型のＧａＡｌＡａ Ｎ １３と高
純度のＧａＡｓ層１４の低抵抗化していない部分１９と
のへテロ界面に２次元電子ガス層２０が形成され、これ
はダート電極１８によって制御される。
この場合に、低抵抗層であるｎ型のＧａＡｓ領域をダー
ト電極の両側の一部とオーバラップさせてないと、ダー
ト電極のバイアス電圧によってダート電極の下に生じた
２次元電子ガス層が前記低抵抗層と直接つながらず、易
動度の悪いｎ型のＧａＡｌＡｓ層を介してつながるため
に、その抵抗が大きくなって素子の特性を劣化させる。
ト電極の両側の一部とオーバラップさせてないと、ダー
ト電極のバイアス電圧によってダート電極の下に生じた
２次元電子ガス層が前記低抵抗層と直接つながらず、易
動度の悪いｎ型のＧａＡｌＡｓ層を介してつながるため
に、その抵抗が大きくなって素子の特性を劣化させる。
これに対して、この実施例０ＦＥＴは、前述したように
、表面のＧａＡｓ層１４のｎ型のＧａＡｓ領域１５す々
わち低抵抗層とダート電極１８の両側の一部をオーバラ
ップさせたことにょ９、ダート電極１８に正のバイアス
電圧がかがった時に、ｒ−ト電極１８の下に形成される
２次元電子ガス層２０と低抵抗層が直接っながｐ、この
ためＩＣ用としてオン抵抗の小さい高性能のＦＥＴ’ｉ
実現させることができる。また、高純度のＧａＡｓ Ｎ
ｌ ４の厚さ、およびｎ型のＧａＡＡ！Ａｓ層１３の
ト９−ピング貴と厚さを、表面の高純度ＧａＡｓ Ｎ
１４ （Ｄ表面準位によってこれら２層が空乏層化する
ようにしておけば、ダート電極１８の下および低抵抗化
した部分のみに電流が流れるので、素子アイソレーショ
ンが不要となる。さらに、低抵抗化したＧａＡｓは、Ｇ
ａＡｌＡｓと異り、オーミック電極が容易に形成できる
利点がある。
、表面のＧａＡｓ層１４のｎ型のＧａＡｓ領域１５す々
わち低抵抗層とダート電極１８の両側の一部をオーバラ
ップさせたことにょ９、ダート電極１８に正のバイアス
電圧がかがった時に、ｒ−ト電極１８の下に形成される
２次元電子ガス層２０と低抵抗層が直接っながｐ、この
ためＩＣ用としてオン抵抗の小さい高性能のＦＥＴ’ｉ
実現させることができる。また、高純度のＧａＡｓ Ｎ
ｌ ４の厚さ、およびｎ型のＧａＡＡ！Ａｓ層１３の
ト９−ピング貴と厚さを、表面の高純度ＧａＡｓ Ｎ
１４ （Ｄ表面準位によってこれら２層が空乏層化する
ようにしておけば、ダート電極１８の下および低抵抗化
した部分のみに電流が流れるので、素子アイソレーショ
ンが不要となる。さらに、低抵抗化したＧａＡｓは、Ｇ
ａＡｌＡｓと異り、オーミック電極が容易に形成できる
利点がある。
以上説明したように、この発明は、ｎ型のＧａＡｌＡｓ
層の上に高純度のＧａＡｓ層を形成し、このＧａＡｓ層
を表面としてその上に形成したダート電極金属の両側の
一部と、高純度のＧａＡｓ層のダート電極両側に形成し
たｎ型のＧａＡｓ領域とを重ならせたので、オン抵抗の
小さい高性能のものを実現させることかでき、またオー
ミック電極を杉成し易く、さらに素子アイソレーション
を不要にすることができるという効果があると共に、ｆ
ｉｌｌｌＪ＋”−ピングによる２次元電子ガス１−を能
動１−にしたので、とくに低温で高性能となｐ、低温用
超高速ＩＣの能動部として有効である。
層の上に高純度のＧａＡｓ層を形成し、このＧａＡｓ層
を表面としてその上に形成したダート電極金属の両側の
一部と、高純度のＧａＡｓ層のダート電極両側に形成し
たｎ型のＧａＡｓ領域とを重ならせたので、オン抵抗の
小さい高性能のものを実現させることかでき、またオー
ミック電極を杉成し易く、さらに素子アイソレーション
を不要にすることができるという効果があると共に、ｆ
ｉｌｌｌＪ＋”−ピングによる２次元電子ガス１−を能
動１−にしたので、とくに低温で高性能となｐ、低温用
超高速ＩＣの能動部として有効である。
第１図は従来の変調ｒ−ピングを用いたＦＥＴの断面図
、第２図はＧａＡｓ層とＧａＡｌＡｓ層を第１図の場合
と逆転させたものの断面図、第３図はこの発明の一実施
例によるＦＥＴの断面図である。 １．８．１１−・・半絶縁性ＧａＡａ基板、２，１０゜
１４−・・高純度のＧａＡｓ層、３，９．ｌ ３−ｎ型
のＧａＡ／Ａｓ 層 、 ４．１８ ・・・ グ
− ト 電極 、 ５．１６ ・・・ソース電
極、６，１７・・・ドレイン電極、７．２０・・・２次
元電子ガス層、１２・・・ド−ピングしないＧａＡ７！
Ａｓ層、ｌ ５ ・・・低抵抗層であるｎ型のＧａＡｓ
層、１９・・・ダート電極の下の低抵抗化してない部分
。 ｆ１図 矛 ２ 図 オ ３ＷＪ 手続補正書 昭和５７年５月２８日 特許庁長官島田春樹 殿 １、事件の表示 昭和５６年 特 許 願第 １９４３８７ 号２、
発明の名称 電界効果型トランゾスタ ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 捌ト折プ汁遥＝１ １）ｇＡ細書４頁１１行「ｎ−」を削除する。 ２９７−
、第２図はＧａＡｓ層とＧａＡｌＡｓ層を第１図の場合
と逆転させたものの断面図、第３図はこの発明の一実施
例によるＦＥＴの断面図である。 １．８．１１−・・半絶縁性ＧａＡａ基板、２，１０゜
１４−・・高純度のＧａＡｓ層、３，９．ｌ ３−ｎ型
のＧａＡ／Ａｓ 層 、 ４．１８ ・・・ グ
− ト 電極 、 ５．１６ ・・・ソース電
極、６，１７・・・ドレイン電極、７．２０・・・２次
元電子ガス層、１２・・・ド−ピングしないＧａＡ７！
Ａｓ層、ｌ ５ ・・・低抵抗層であるｎ型のＧａＡｓ
層、１９・・・ダート電極の下の低抵抗化してない部分
。 ｆ１図 矛 ２ 図 オ ３ＷＪ 手続補正書 昭和５７年５月２８日 特許庁長官島田春樹 殿 １、事件の表示 昭和５６年 特 許 願第 １９４３８７ 号２、
発明の名称 電界効果型トランゾスタ ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 捌ト折プ汁遥＝１ １）ｇＡ細書４頁１１行「ｎ−」を削除する。 ２９７−
Claims (1)
- ｎ型にｒ−ピングしたＧａＡｌＡｓ 層の上に高純度
のＧａＡｓ層を成長させ、ヘテロ界面を利用する電界効
果型トランジスタにおいて、前記高純度のＧａＡＢ層上
に形成したダート電極金属の両側の一部と、高純度のＧ
ａＡｓ層の前記ダート電極両０ＩＩＩに形成したｎ型の
ＧａＡｓ領域とを、重ならせたことを特徴とする電界効
果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19438781A JPS5896770A (ja) | 1981-12-04 | 1981-12-04 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19438781A JPS5896770A (ja) | 1981-12-04 | 1981-12-04 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896770A true JPS5896770A (ja) | 1983-06-08 |
Family
ID=16323746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19438781A Pending JPS5896770A (ja) | 1981-12-04 | 1981-12-04 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896770A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4652896A (en) * | 1985-06-27 | 1987-03-24 | The United States Of America As Represented By The Secretary Of The Air Force | Modulation doped GaAs/AlGaAs field effect transistor |
-
1981
- 1981-12-04 JP JP19438781A patent/JPS5896770A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4652896A (en) * | 1985-06-27 | 1987-03-24 | The United States Of America As Represented By The Secretary Of The Air Force | Modulation doped GaAs/AlGaAs field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0371776B2 (ja) | ||
| JPH03248436A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| JPS6356710B2 (ja) | ||
| JPS5896770A (ja) | 電界効果型トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPS5891681A (ja) | 電界効果型トランジスタ | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPS59222966A (ja) | 半導体装置 | |
| JP2504782B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3090451B2 (ja) | 半導体装置 | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JPS61260679A (ja) | 電界効果トランジスタ | |
| JPS58147164A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH05102192A (ja) | 電界効果トランジスタ | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPS6255316B2 (ja) | ||
| JPH084141B2 (ja) | 電界効果トランジスタ | |
| JPS60136380A (ja) | 半導体装置 | |
| JPS5918679A (ja) | 半導体装置 | |
| JPH04233241A (ja) | 高耐圧電界効果トランジスタ | |
| JPS60154573A (ja) | 半導体装置 | |
| JPS58180065A (ja) | 電界効果トランジスタ |