JPS5896362A - 複合系計算機システムの制御装置 - Google Patents

複合系計算機システムの制御装置

Info

Publication number
JPS5896362A
JPS5896362A JP56192816A JP19281681A JPS5896362A JP S5896362 A JPS5896362 A JP S5896362A JP 56192816 A JP56192816 A JP 56192816A JP 19281681 A JP19281681 A JP 19281681A JP S5896362 A JPS5896362 A JP S5896362A
Authority
JP
Japan
Prior art keywords
computers
computer
console
states
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56192816A
Other languages
English (en)
Inventor
Fumio Hamura
羽村 文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56192816A priority Critical patent/JPS5896362A/ja
Publication of JPS5896362A publication Critical patent/JPS5896362A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3055Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/32Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324Display of status information
    • G06F11/327Alarm or error message display

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  技術分野 本発明はネジ数計算機g二おけるその構成の制御を竹な
う複合糸計算機システムの制飾装置?二関するものであ
る。
(b)  従来技術 先ず、この発明に関する従来技術な紀1図じ基づいて説
明する。第1図ti2台の計算悼からなるシステムであ
り、両針算機(cPUh、 CPUB )#″t(38
Lにより結はれている。この装置では異常発生時に、相
手系に対し異常を通知することは可能ながら、相手系の
状態(故障/正常)を読取る機能を持たないので、C8
Lが単独で故障した場合、両針算機は正常にもかかわら
ず両系を杵止せざるを得ない。
また、片系の保守を行なおうとするとき、それを糸に知
らせる手段がないのでいきなりその保守しようとする糸
を停止状態ζユもっていき、片系≦二よるバックアップ
運転となすわけであるが、この時桁なわれていた処理は
喪失してし甘う。また両系の起動停止操作パネルはそれ
ぞれの系I:ういているので、同時操作は困難である。
(c)  発明の目的 よってこの発明の目的は、ロードシェアテユプレツクス
システム≦二おける計算機の操作性の向上とシステムの
信頼性の向上を図るための複合計算機システムの制御装
置を提供することにある。すなわち、計算機の操作盤の
集中化を図った制御装置を得るC二める。
(ω 発明の構成 第2図が本発明の構成でありこの制御装置の内それ計算
機の状態を監視する管軸監視装置(AOMモジュール)
でるり、異常発生をとらえたときコンソール3へ伝達さ
れ、コンソール2上の表示器に異常が六7廖される。
またこの信号は入出カモジュール2.2′を介してそt
l、それの!を算機に入力される。これにより両i1算
機は冨C1相手系の状態を異常発生時に限らず認識する
ことが可能となる。尚コンソール3上には両肘u磯の起
動/停止を行なう操作ボタンが有り、この操作はAOM
l、1’モジユールに伝達され、このモジュールC二よ
りstemの起動停止処理が行なわれる。
史1ニコンンール3上には計算機の保守の為に系から指
定したH1讃機な切り離す為の操作ボタンが有り、この
操作は人出カモジュール2.2′を介してそれぞれの計
算機へ伝達式れるので、この毎号を用いて切離されてい
ないOP U Illにてタイミングを計りながらバッ
クアップ運転に入る。
第4図はコンソール3の具体的内容を示す平面図である
。いまcPU起動ボタンを例にとり作用を許しくitg
明する。
筐づ起動ボタンが押されるとACMへ信号が伝達される
。AOMモジュールでは、この11号を受けて当#Xc
ptyへCPU初期化信号が発せられる。
CPUはこの信号によりハードウェアソフトウェア共に
初期化され初期化ソフトウェアの走行にょt)cptr
オンライン信号がAOMモジュールへ出力される。この
出力信号に受けてAOMモジュールはコンソール3ヘオ
ンラ5イン表示川信号を出方する。これによりコンソー
ル3上にオンラインランプが点灯し、CPUが正常に初
期化されソフトウェアが処理開始した事が示される。
以上の説明では計算機が2台の場合であったが、第5図
で示すように計算機が3台、またはそね以上響−なって
も有効であることはいうまでもない。
(θ)総合的な効果 以上の様にこの発明ミニよれは、状態把撫と操作性の向
上及び信頼性の高い計′I4.機システムを構成するこ
とができる。
【図面の簡単な説明】
第1図は従来例の計算機システムの構成図、第2図は本
発明の計311懺システムの構成図、第3図は本発明の
一実施例を示すブロック図、第4図はコンソールの平面
図、第5図は本発明の計′lI−機システムの構成図で
ある。 1.1・・・ALM     2,2’・・・8P工1
03・・・コンソール (7317)代理人 弁理士 則 近 憲 佑 (#1
か1名)第1図 第2図 第3図 第4図 第5図

Claims (1)

    【特許請求の範囲】
  1. 互いに他の計算機の主記憶装面を自由gニア夛セスでき
    、あるWt計算機故障発生したときは他の計X4fiに
    異常を通知してバックアップを行なうようにしたロード
    シェアリングデュフ゛レックスシステムにおいて、各々
    の計算機への負荷、分担を設定する暇定手段と、各々の
    t′l算機の起動停止を設定する設定手段と、各々のW
    t計算機状態が互い(=監視可能な装置と、この装[+
    二よって検出された各々の引/n機の状態を表示する表
    示器とを具備したことを特徴とする複合系計算機システ
    ムの制御装置。′
JP56192816A 1981-12-02 1981-12-02 複合系計算機システムの制御装置 Pending JPS5896362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56192816A JPS5896362A (ja) 1981-12-02 1981-12-02 複合系計算機システムの制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56192816A JPS5896362A (ja) 1981-12-02 1981-12-02 複合系計算機システムの制御装置

Publications (1)

Publication Number Publication Date
JPS5896362A true JPS5896362A (ja) 1983-06-08

Family

ID=16297457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56192816A Pending JPS5896362A (ja) 1981-12-02 1981-12-02 複合系計算機システムの制御装置

Country Status (1)

Country Link
JP (1) JPS5896362A (ja)

Similar Documents

Publication Publication Date Title
JPS5896362A (ja) 複合系計算機システムの制御装置
JPH02132529A (ja) 自動監視切替制御装置
JPS6112580B2 (ja)
JPS59161743A (ja) 構成切替方式
JPH01166161A (ja) マルチプロセッサシステムの相互監視方式
JPH02231603A (ja) 2重化切換方式
JPH0916426A (ja) 2ポートコンソールを持つフォールトトレラントコンピュータ
JPS63208101A (ja) 制御システム
JPS62172437A (ja) 高信頼性システム
JPH06348521A (ja) 分散形制御装置
JPH05324134A (ja) 二重化計算機システム
JP3055906B2 (ja) 緊急動作方式
JP2744113B2 (ja) 計算機システム
JPS61264445A (ja) 二重化デ−タ取込み方式
JPS6091469A (ja) 入出力インタ−フエイス回路
JPS5822469A (ja) 中央監視制御装置
JPH08106400A (ja) プロセス入出力装置を二重化した二重化制御装置
JPS5847745B2 (ja) 情報処理システム
JPS6113627B2 (ja)
JPS5872267A (ja) 2重系状態監視計算機装置
JPS62123531A (ja) Cpu監視装置
JPH04284564A (ja) マルチcpuシステムのデータ異常検出方法
JPS5914055A (ja) デユプレツクス・スタンバイcpuシステム
JPH03257638A (ja) マルチプロセッサ制御方式
JPH03268035A (ja) 二重化システム監視方式