JPS5895871A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS5895871A JPS5895871A JP19471981A JP19471981A JPS5895871A JP S5895871 A JPS5895871 A JP S5895871A JP 19471981 A JP19471981 A JP 19471981A JP 19471981 A JP19471981 A JP 19471981A JP S5895871 A JPS5895871 A JP S5895871A
- Authority
- JP
- Japan
- Prior art keywords
- idss
- manufacturing
- saturation current
- field effect
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000005669 field effect Effects 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 239000006185 dispersion Substances 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000003486 chemical etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、MESFETの製造工程において、飽和1
に流の精密制御を可能にする製造方法に関するものであ
る。
に流の精密制御を可能にする製造方法に関するものであ
る。
従来のMESFETの製造方法を第1図に示す。すなわ
ち、半絶縁性基板(1)にn型半導体Ji!(2)を形
成する(第1図a)。キャリア濃度プロファイルを測定
したのち、ソース(3)及びドレイン* Ill (4
)を形成する(第1図b)。飽和電流ID8Bを測定し
、その測定結果とキャリア濃度プロファイルより所定の
工nssを得るために必要なエツチング鴬を決定する。
ち、半絶縁性基板(1)にn型半導体Ji!(2)を形
成する(第1図a)。キャリア濃度プロファイルを測定
したのち、ソース(3)及びドレイン* Ill (4
)を形成する(第1図b)。飽和電流ID8Bを測定し
、その測定結果とキャリア濃度プロファイルより所定の
工nssを得るために必要なエツチング鴬を決定する。
化学エツチングによシ、ゲート部分に凹部(5)を形成
する(第1図C)。さらに、ID5Bの測定と化学エツ
チングを繰り返し、ID5sが所定の値になるようにす
る。その後、ゲートに!(6)を形成し、電界効果トラ
ンジスタの一素子とする(第1図d)。
する(第1図C)。さらに、ID5Bの測定と化学エツ
チングを繰り返し、ID5sが所定の値になるようにす
る。その後、ゲートに!(6)を形成し、電界効果トラ
ンジスタの一素子とする(第1図d)。
しかし、このような化学エツチングによってID88を
調整する方法では、精密な享さの制御が困難なうえ、結
晶の表面状態によってエツチング輩が大きく異なるため
、均一な牟さにすることがむづかしい。これらの原因の
ためID8Sのはらつきは大きい。このような困難は、
n型半導体層の厚さが薄くなるほど増大し、したがって
薄いn型半導体層を必要とするノーマリ・オフ型の電界
効果トランジスタでは、大きな問題となる。
調整する方法では、精密な享さの制御が困難なうえ、結
晶の表面状態によってエツチング輩が大きく異なるため
、均一な牟さにすることがむづかしい。これらの原因の
ためID8Sのはらつきは大きい。このような困難は、
n型半導体層の厚さが薄くなるほど増大し、したがって
薄いn型半導体層を必要とするノーマリ・オフ型の電界
効果トランジスタでは、大きな問題となる。
本発明は、制御の困難な厚さの調節ではなく、制御の容
易なイオン注入でのキャリア濃度の調節によってより8
8を所定の値に幽整し、ID8Bのばらつきを抑制した
電解効果トランジスタの製造方法を提供するものでおる
。
易なイオン注入でのキャリア濃度の調節によってより8
8を所定の値に幽整し、ID8Bのばらつきを抑制した
電解効果トランジスタの製造方法を提供するものでおる
。
基本的な考え方を述べると、半絶縁性基板に何らかの方
法でnを半導体層を形成する。この時のキャリア濃度プ
ロファイルが第2図aのようであったとする。次にp型
不純物のイオン注入を、p型不純物の濃度分布が第2図
すになるように行なう。するとキャリア濃度プロファイ
ルは、第2図Cのように修正されることになシ、:In
5sを変化させることができる。p型不純物のイオン注
入の際、Beを用い、基板温度を600℃程度に保って
おけは、Beの活性化率が509bi度でおるので、熱
処理の必装がなく、ID88をモニタしなからイオン注
入後Tることができる。500℃における1Dssと室
温におけるより8Bとの関係を予め試験しておけは、5
00℃におけるより88のモニタによって、室温におけ
る所定のID5Bを得ることができる。また、この時の
マスクとしては、500℃の温度に耐えら口るように、
5i02またはSi3N4 などを用いている。
法でnを半導体層を形成する。この時のキャリア濃度プ
ロファイルが第2図aのようであったとする。次にp型
不純物のイオン注入を、p型不純物の濃度分布が第2図
すになるように行なう。するとキャリア濃度プロファイ
ルは、第2図Cのように修正されることになシ、:In
5sを変化させることができる。p型不純物のイオン注
入の際、Beを用い、基板温度を600℃程度に保って
おけは、Beの活性化率が509bi度でおるので、熱
処理の必装がなく、ID88をモニタしなからイオン注
入後Tることができる。500℃における1Dssと室
温におけるより8Bとの関係を予め試験しておけは、5
00℃におけるより88のモニタによって、室温におけ
る所定のID5Bを得ることができる。また、この時の
マスクとしては、500℃の温度に耐えら口るように、
5i02またはSi3N4 などを用いている。
以下、本発明によるGaAaMEFBTの製造工棉を第
8図に沿って説明する。まず、半絶縁性GaAs基板(
1)にn型不純物のイオン注入及びアニールによってn
型半導体111(2)を形成する(第8図a)。キャリ
アのプロファイルを測定した後、ソース(3)及びドレ
イン電1k(4)を形成する(第8図b)。次に810
2またはSi3N4などの表面体if(膜(7)を形成
し、ゲート部分に窓をあける(第8図C)。飽和販流よ
りSBを測定しながら、イオン注入をID58が所定の
値になるまで行なう(第8図d)。この時、基板温度を
500℃程度に保持しておく。その後、第8図8のよう
な形でゲートk 檎(6)を形成する。
8図に沿って説明する。まず、半絶縁性GaAs基板(
1)にn型不純物のイオン注入及びアニールによってn
型半導体111(2)を形成する(第8図a)。キャリ
アのプロファイルを測定した後、ソース(3)及びドレ
イン電1k(4)を形成する(第8図b)。次に810
2またはSi3N4などの表面体if(膜(7)を形成
し、ゲート部分に窓をあける(第8図C)。飽和販流よ
りSBを測定しながら、イオン注入をID58が所定の
値になるまで行なう(第8図d)。この時、基板温度を
500℃程度に保持しておく。その後、第8図8のよう
な形でゲートk 檎(6)を形成する。
このような製造方法によると、イオン注入によ゛る精密
なキャリアプロファイルの制御が可能でより8Bのばら
つきの小さい電界効果トランジスタをつくることができ
る。また第8図eのように絶縁膜の上にゲート電極をつ
くるようにすると、物、極の断面積を大きくすることが
できるので、ゲート電極の抵抗を小さくすることができ
る。本発明はGaA3だけでな(InPなど他のm−■
族半導体を用いたデバイスにも応用できる。
なキャリアプロファイルの制御が可能でより8Bのばら
つきの小さい電界効果トランジスタをつくることができ
る。また第8図eのように絶縁膜の上にゲート電極をつ
くるようにすると、物、極の断面積を大きくすることが
できるので、ゲート電極の抵抗を小さくすることができ
る。本発明はGaA3だけでな(InPなど他のm−■
族半導体を用いたデバイスにも応用できる。
プロファイル゛、第2図すはp型不純物の濃度プロファ
イル、第2図Cはp型不純物のイオン注入後よる製造方
法を示ち。 (1)・・・半絶縁性基板、(2し・n型半導体層、(
3)・・パノース−極、(4)・・・ドレインik極、
(5)・・・ゲート形成のための凹部、(6)・・・ゲ
ートwM極、(7)・・・表面体ll膜、(8J・・・
p型不純物がイオン注入さnた部分。 代理人 葛 野 信 −
イル、第2図Cはp型不純物のイオン注入後よる製造方
法を示ち。 (1)・・・半絶縁性基板、(2し・n型半導体層、(
3)・・パノース−極、(4)・・・ドレインik極、
(5)・・・ゲート形成のための凹部、(6)・・・ゲ
ートwM極、(7)・・・表面体ll膜、(8J・・・
p型不純物がイオン注入さnた部分。 代理人 葛 野 信 −
Claims (1)
- 同一主面上にソース・ゲート・ドレインを有するFIC
Tの製造工程において、半絶縁性基板上に形成した0層
にソース・ドレイン電極を被宥し、その上に絶縁膜を形
成し、ソース・ドレイン間のゲート形成部分の絶縁膜に
窓をあけ、それをマスクとしてゲート形成部分のnul
lにp型不純物イオンを基板温度を高温に保って注入し
、同時に飽和*mをモニタすることによって、所定の飽
和電流値に制御することを特徴とする電界効果トランジ
スタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19471981A JPS5895871A (ja) | 1981-11-30 | 1981-11-30 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19471981A JPS5895871A (ja) | 1981-11-30 | 1981-11-30 | 電界効果トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5895871A true JPS5895871A (ja) | 1983-06-07 |
Family
ID=16329102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19471981A Pending JPS5895871A (ja) | 1981-11-30 | 1981-11-30 | 電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5895871A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370577A (ja) * | 1986-09-12 | 1988-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5183478A (en) * | 1974-12-06 | 1976-07-22 | Hughes Aircraft Co | Enhansumentomoodo shotsutokiishohekiigeetohikagariumudenkaikokatoranjisutaa |
JPS5414174A (en) * | 1977-07-04 | 1979-02-02 | Nec Corp | Manufacture for semiconductor device |
-
1981
- 1981-11-30 JP JP19471981A patent/JPS5895871A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5183478A (en) * | 1974-12-06 | 1976-07-22 | Hughes Aircraft Co | Enhansumentomoodo shotsutokiishohekiigeetohikagariumudenkaikokatoranjisutaa |
JPS5414174A (en) * | 1977-07-04 | 1979-02-02 | Nec Corp | Manufacture for semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370577A (ja) * | 1986-09-12 | 1988-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5015593A (en) | Method of manufacturing semiconductor device | |
JPS5833716B2 (ja) | シヨツトキ−シヨウヘキガタデンカイコウカトランジスタノ セイゾウホウホウ | |
JPS5895871A (ja) | 電界効果トランジスタの製造方法 | |
JP2611342B2 (ja) | 半導体装置の製造方法 | |
JPS63120471A (ja) | シヨツトキ障壁ゲ−ト電界効果トランジスタ | |
JPS6390175A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
JPH0260060B2 (ja) | ||
JPS6236874A (ja) | 半導体装置 | |
JPS6332273B2 (ja) | ||
JPS60136264A (ja) | 半導体装置の製造方法 | |
EP0149541A2 (en) | GaAs integrated circuit device and method for producing it | |
JPS6086871A (ja) | 電界効果トランジスタの製造方法 | |
JPS61114583A (ja) | 半導体装置 | |
JPH04359468A (ja) | 化合物半導体装置及びその製造方法 | |
JPS60195978A (ja) | 半導体装置の製造方法 | |
JPS6223175A (ja) | 半導体装置の製造方法 | |
JPS6159781A (ja) | 半導体装置の製造方法 | |
JPH0541393A (ja) | 接合型電界効果トランジスタ | |
JPS60121770A (ja) | 半導体装置 | |
JPS62211956A (ja) | 電界効果型トランジスタの製造方法 | |
JPS5827373A (ja) | 電界効果トランジスタの製法 | |
JP2005347638A (ja) | 接合型電界効果トランジスタ、接合型高電子移動度電界効果トランジスタ及びこれらの製造方法 | |
JPS6396914A (ja) | 半導体装置の製造方法 | |
JPH09232333A (ja) | 接合型電界効果トランジスタ及びその製造方法 | |
JPS62206886A (ja) | 化合物半導体電界効果トランジスタの製造方法 |