JPS5894279A - 2信号の与えられた周波数比が生じたとき2進信号を発生させるデジタル回路 - Google Patents

2信号の与えられた周波数比が生じたとき2進信号を発生させるデジタル回路

Info

Publication number
JPS5894279A
JPS5894279A JP57203548A JP20354882A JPS5894279A JP S5894279 A JPS5894279 A JP S5894279A JP 57203548 A JP57203548 A JP 57203548A JP 20354882 A JP20354882 A JP 20354882A JP S5894279 A JPS5894279 A JP S5894279A
Authority
JP
Japan
Prior art keywords
output
input
signal
count
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57203548A
Other languages
English (en)
Other versions
JPH026466B2 (ja
Inventor
ゲルハルト・アクツステツタ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
ITT Inc
Original Assignee
Deutsche ITT Industries GmbH
ITT Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, ITT Industries Inc filed Critical Deutsche ITT Industries GmbH
Publication of JPS5894279A publication Critical patent/JPS5894279A/ja
Publication of JPH026466B2 publication Critical patent/JPH026466B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、2つの信号の所要の周波数比が発生したとき
に2進信号を発生するだめのデジタル回路に関するもの
である。さらに説明すれば、本発明は高い方の周波数の
第1の信号が最大カウントが周波数比より大きい第1の
アップカウンタのカウント入力部に供給され、第2の信
号が可逆カウンタのカウント人力部に供給され、少なく
とも1個の単安定マルチバイブレータを具備している回
路に関するものである。−〔従来技術の説明〕 この種のデジタル回路は1982年2月22日の米国特
許出願第350.556号明細書に記載されている。そ
れは例えばカラ−テレビジ1ン受偉機において色副搬送
波周波数と水平周波数との比を決定するために必要であ
り、この比はPAL方式およびNTSC方式の両者にお
いて送信側で与えられる。
周知のようにテレピジ.ン受儂機では、色副搬送波周波
数と水平周波数のみならずフィールド周波数と水平周波
数もまた一定した比率で特徴づけられている。後者の周
波数比の認識信号は垂直同期の改善のために水平周波数
の2倍の信号の周波数分割により垂直同期パルスを発生
させる垂直部の制御に使用できる.そのような垂直部の
原理は例えば西ドイツ公開特肝公報DE2449535
A1に記載されている.従来の技術による装置において
はほんの僅かの周波数誤差の検出が不充分であることに
よって画像の移動がスクリーン上で見られるような不正
確さが生じる可能性がある。本発明者は画像の移動は所
要の周波数比の存在を示す信号を発生し、この信号を制
御の目的に使用することによって完全に消去できること
を発見した。
本発明により解決されるべき問題をテレビノヨン受像機
を参照に説明したが、本発明はこの特定の場合に限定き
れるものではなく、これは単にこの発明の好捷しい応用
を示したに過ぎない。
〔発明の概要〕
本発明の目的は2つの信号の所要の周波数比の発生した
とき2進イト号を発生する一般的に利用可能なデジタル
回路を提供することにある。
2進信号の2つの状態(・まそれぞれその周波数比の存
在および不存在を示している。
本発明により生じる主要な効果は回路がデジタル回路手
段だけで構成され、したがって本質的にモノリン,り集
積回路に通したものであり、特に絶縁デート電界効果ト
ランノスタ技術すなわち、いわゆるMOS技術によって
集積するのに適したものであることである。
〔発明の実施例〕
第1図の実施例において、周波数比の決定または測定を
されるべき2つの信号F1.F2のうち高い方の周波数
の第1の信号F1は第1のアップ・カウンタvノのカウ
ント入力端子E2に供給される。このカウンタvノの最
大カウントzは周波数比x’=fl/f2よりも大きい
。ここでflは信号F1の周波数であり、flは第2の
信号F2の周波数である。
第1のデコーダDIはアップ・カウンタv1の継続する
カウントv・・・w−x・・・!の範囲を監視する.こ
れはまた周波数比Xおよび最大カラン)zをカバーする
範囲を監視する。監視される範囲はさらに周波数比カウ
ントxの前の数カウント、例えば5乃至10カウントの
範囲にある1つのカラン)Wおよび監視される範囲の始
に位置するカラン)vを含んでいる。周波数比カウント
xの下および上のサプレンソは同様の大きさであること
が好筐しい。それ酸カウントXは監視される範囲の中央
に位置している。したがって次の関係がこの場合に保持
される。
x  −v  ==  z  −x 全範囲は第1のデコーダDノによって監視され、そのデ
コーダDJとしては任意の通常の監視回路が使用できる
。第1のデコーダDノは全範囲のカラン) v −z用
の第1の出力部AI、カウントw用の第2の出力部A2
、および周波数比カラン)X用の第3の出力部A3を有
している。第1のアノグ・カウンタV1が前述のカウン
トの1つに到達し、正の論理が使用されるときには第1
のデコーダDJのそれに対応した出力部は2つの2進信
号し4ルHおよびLのより正のレベル、すなわちHレベ
ルとなる。したがって、ますカラン)vにおいて第1の
出力部AノはHレベルになり、一方アツブ・カウンタ■
1は監視範囲すなわちカラン)v・・・2を通してカウ
ントを続けている。
第1の出力部AIは第1の電子的メーク接点スイッチS
1の制御入力部に接続されている。
すなわち、監視されている範囲内のカウントに到達する
と、その接点が閉じられ、その信号入力部に供給された
第2の信号F2がその出力部に転送される。
第3の出力部A3は第1の電子スイッチU1の第1の信
号入力端子に接続されており、その第2の信号入力部は
第1のメーク接点スイッチS1の出力部に接続され、そ
の出力部は第1のアップ・カウント範囲のリセット入力
部E、に結合されている。
第2の出力部A2は第1の単安定マルチバイブレータM
1のトリガー人力部に結合され、このMノは測定のだめ
の「時間の窓J (tim@window)を形成し、
その出力部は可逆カウンタRの可逆制御入力部Euに接
続されている。この可逆カウンタRは第2の信号F2の
/?ルスを供給され、その・ぐルスを可逆カウンタRは
第1の単安定マルチバイブレータM1の出力信号に応じ
て順方向或は逆方向に計数する。可逆カウンタRの少な
くとも1つの低い方のカウント出力部tおよび少なくと
も】っの商い方のカウント出力部Uが監視畑れ、それぞ
れRSフリ、fフロアゾR8のR(リセット)およびS
(セット)入力端子に接続されている。したがって、2
個のそのような単一カウントおよびそのような単一のカ
ウントをそれぞれカバーしている2個のカウント範囲の
両者は監視されることができる。
HレベルがS入力部に供給されるときにHレベルになる
RSSフリラグフロツノのQ出力部は第1の電子スイッ
チピノの制御入力部および第2のアップ・カウンタ■2
のスタート・リセット入力部E、に接続され、第2のア
ップ・カウンタv2のカウント人力部E2は第2の信号
F2を供給され、その最大カウント出力部A2は周波数
比X′の存在または不存在を示す所望の2進信号Xを出
力する。スタート・リセット入力部身はそのようなカウ
ンタにおいて普通に使用されているような、いわゆる能
動低入力部であるすなわちカウンタは最初の状態にリセ
ットされ、2つの2進信号レベルL、Hのうち負の方の
レベルすなわちLが供給されている間はこの状態に保持
される。
回路の動作の以下の説明において、デノタル回路の初期
状態は、RSフリップ・フロッグR8がそのR状態にあ
り、それは例えば電源電圧がオンにされた時にR入力部
にパルスを供給することによって行なわれるということ
により特徴づけられるものと仮定する。その時、第1の
電子スイッチU1は図示の状態、すなわち第1のメーク
接点スイッチSノの出力部が第1のアップ・カウント範
囲のリセット入力部Erに接続されている状態にある。
、第2の信号F2の2個のパルスの間で第1のアップ・
カウンタv1は任意のカウントからスタートする1つの
全カウントサイクルより多くの或は少ないサイクルを通
じて動作する。どんな場合にもそれは最大カウントzを
越えるまでカウントし、それから再びゼロからカウント
し始める。しかしながらその数をはっきり決めることは
できないが成る数のカウントサイクル後、第1のアップ
・カウンタ■ノをリセットすることのできるレベル、す
なわち電子的メーク接点スイッチSノの制御人力部に供
給されるHレベルはメーク接点スイッチSノが閉じる時
に正確に生ずる状態に達する。何故ならばカウントは丁
度第1のアンプ・カウンタ■ノの監視範囲V・・・2に
到達し、したがってメーク接点スイッチS1が第1のデ
コーダDIの第1の出力部Aノの出力によって閉じるか
らである。この場合にアップ・カウンタ■1は第2の信
号F2によりリセットされる。
カウントwになると第1の単安定マルチパイプレークM
ノが第1のデコーダの第2の出力部A2の出力によって
トリガーされる。このトリガー作用により発生した単安
定マルチバイブレータM1の出力・Pルス中に可逆カウ
ンタRはその可逆制御入力部Euの入力によりj一方向
カウントに切り換えられる。上記出力・ンルスの継続時
間は、大体この期間中に第1のアップ・カウンタv1が
差x−wに対応する値の2倍の数をカウントするような
長さの時間に選択されている。
第1の単安定マルチバイブレータMノによす形成された
時間窓Tに対して次の近似が保持される。
時間窓T中に到着する第2の信号F2の各Hレベルはこ
のようにして可逆カウンタRにより順方向でカウントさ
れ、一方時間窓Tの外側に到着するパルスは逆方向でカ
ウントされる。カラン)vは周波数比のカウントxに近
接していることから、単安定マルチバイブレータMノが
出力部A2の出力によりトリが−される時、周波数はす
でに非常に互に近接しており、第2の信号F2の各パル
スは実用上順方向カウントに貢献するようになっている
。第1のアップ・カウンタの数カウントサイクル後、上
方カウントUは可逆カウンタRに到着し、それによって
RSフリツノフロップR81dそのS入力部の入力によ
りセットされる。Q出力部におけるHレベルは第1の電
子スイッチUlを出力部A3に切り換える。それ故アッ
ゾ・カウンタv1は埼波数比カウントXに到達するとき
、各カウントサイクル中に自分でリセットする。
RSSフリラグフロ、ゾR8のQ出力部にHレベルが現
われると同時に、第2のアップ・カウンタv2はそのス
タート・リセット入力部の入力により動作可能になり、
第2の信号F2が最大カウントZKなジ、最大カウント
がロックされているためにそこに停止するまで第2の信
号F2の全パルスをカウントする。このようにして最大
カウント出力部A2は与えられた周波数比x’ = f
 1 / f 2の存在または不存在を示す所望の2差
信号Xを出力する。
他方、もしも周波数比カウントXにより自動リセットが
行なわれる「ロックされた状態」中に2つの信号が異な
っていれば、第2の信号F2のパルスはもはや単安定マ
ルチバイブレータM1の時間窓T内に入ることはなく、
シたがって低い方のカウントtに到達してRSフリッグ
フロッ7’R8がそのR状態にリセットされるまで可逆
カウンタRによりカウントダウンが行なわれる。その結
果第2のアップ・カウンタ■2もまたリセットされ、し
たがって最大カウント出力部A2に現われる2進信号は
Lレベルになるであろう。第1の電子スイッチU1がメ
ーク接点スイッチSl側に切り換えられるので、第2の
信号F2は再びリセット・平ルスとして第1のアラ!・
カウンタv1のリセット入力部Erに供給される。最初
に記載した捕捉がしたがって改めて開始される。結果的
にカウンタV2゜Rもまた障害消去機能を持つ。
最初に述べたように、本発明によるデノタル回路はテレ
ピノ、ン受像機に使用すると有効であり、その場合周波
数比X′は水平周波数とフィールド周波数との比に等し
く選ばれる。そのテレビジ、ン受偉機の垂直部において
垂直同期パルスBは水平周波数の2倍の信号の周波数分
割によって発生される。その場合2進信号Xはそのよう
な垂直部の制御に使用することができる。
そのような用途の1実施例のブロック図が第2図に示さ
れている。第2図の左半分は第1図と同じであり、再び
説明することは省略する。
垂直部の前述の周波数分割器は第3のアップ・カウンタ
v3でhす、そのカウントWfzは第1のアップ・カウ
ント範囲のそれと等しく、そのカウント入力部E2はV
lのそれと同様に第1の信号Flを供給され、その信号
F1はこの場合には水平周波数の2倍の前述の信号であ
り、その信号は水平発振器Aから導かれた信号であるこ
とが好ましい。第2のデコーダD2は第1のアップ・カ
ウンタ■1用の第1のデコーダDJと同じく上方のカウ
ント範囲V・ 2を監視する。第2のデコーダD2は第
1のデコーダD1の出力部A1.A2’、’A3と同様
の出力部、すなわち全範囲カウント用の出力部A’ J
、周波数比Xの前の数カウントの範囲内の成るカウント
W用の出力部A’ 2および周波数比X自身用の出力部
A’ 3を持っている。出力部A’ Jは第2の電子的
メーク接点スイッチS2の制御入力部に結合され、その
スイッチS2の信号入力部は第2の信号F2を供給され
る。すなわち、第2図においてはこの信号F2は受信し
たテレビジ曹ン信号から分離した適当に処理された垂直
同期74′ルスである。第2のデコーダD2の第2の出
力部A’ 2は第2の単安定マルチパイプレークM2の
トリガー人力部に接続されており、第3の出力部A’ 
3は第2の電子スイッチU2の第2の信号入力部に結合
されている。第2の電子スイ。
チU2は第1の入力部が第2のメーク接点スイッチS2
の出力部に接続されている。スイッチU2の出力部は第
1のオアゲート01の第1の入力部に結合され、オアr
−ト01の出力部は第3のアップ・カウンタv3のリセ
ット入力部E、に接続されている。
第2の単安定マルチバイブレータM2の出力部は第1の
アンドゲートG1の第1の入力部に結合され、アンドグ
°−トGJの第2の入力部は第2の信号F2を供給され
、第2の信号F2はまた最大カウントがロックされる第
4のアップ・カウンタv4のカウント入力部E2にも供
給される。第4のアップ・カウンタ■4の最大カウント
出力部A2は第2のアンドデートG2の第1の入力部に
結合されている。アンドゲートG2の第2の入力部はR
Sフリ、fフロップR8のQ出力部に接続され、アンド
ゲートG2の出力部は第2のオアケ°−ト02の第1の
入力部および第1のオアデートθノの第2の入力部に結
合されている。第1のアンドデートG1の出力部は第2
のオアr −ト02の第2の入力部に結合され、第2の
オアゲートo2の出力部は第4のアップ・カウンタv4
のリセット入力部Erに結合されている。
第3図は第2図の装置をさらに発展させた実施例を示す
。この実施例では第5のアップ・カウンタv5、このカ
ウンタv5のリセット入力部と関連する第3のアンドゲ
ートG3、アンドゲートG3に先行するインバータIV
および第3の電子スイッチU3が付加されて構成されて
いる。第2の単安定マルチバイブレータM2の出力信号
はインバータIVを通って第3のアンドグー)GJの第
1の入力部に供給され、一方第3のアンドゲートG3の
第2の入力部には第2の信号F2が供給される。G3の
出力は同様に最大カウントがロックされている第5のア
ップ・カウンタv5のリセット入力部Erに結合されて
いる。第5のアップ・カウンタ■5の最大カウント出力
部AZは第3の電子スイッチU3の制御入力部に接続さ
れている。このスイッチU3は第2のデコーダD2の第
1の出力部A’ Jと#I2のメーク接点スイッチS2
との間の接続路中に挿入されてその出力部が第2のデコ
ーダD2の制御入力部に接続され、一方その第1および
第2の信号入力部はそれぞれ第2のデコーダの第1の出
力部A’ 1および追加の第4の出力部A’ 4に接続
されている。この第4の出力部A’ 4は周波数比カラ
ン)xの前後に対称的な範囲で位置するカウントセクシ
ョンt・・・yを監視し、その周波数比カウントXの前
にあるサブセクション(、−1)は差x−wより大きい
監視範囲v −’ zおよびカウントw、xに関スる第
3のアップ カウンタv3の動作は第1のアップ・カウ
ント範囲のそれと同一である。しかしながら、さらに監
視されるセクションt・・・yは監視される範囲V・・
2により決定される時間窓より小さい時間窓にすること
を許容し、第5のアップ・カウンタV5の最大カウント
出力部A2に現われる信号に状態が対応する第3の電子
スイッチU3によりこれ等2つの時間窓の間の選択が可
能である。第3の出力部A’ 3への転送、すなわち第
3のアップ・カウンタ■3の周波数比力ラン)xのデコ
ードは第1図のデジタル回路からの2通信号Xにより行
なわれる。すなわち、もしもデジタル回路が正確な周波
数比X′の存在を検出したならば第3のア、7″・カウ
ンタv3は、その関連するサブ回路で行なわれている他
の処理に関係なく、周波数比カウント7′においてリセ
ットに切り換えられる。これは第2の電子スイッチU2
を第3の出力部A’ Jに切り換えることによって行な
われ、それ故カウント!は第1のオアゲート01を通っ
て第3のアップ・カウンタv3のリセット入力部Erに
転送される。第1のオアゲート01の出力信号はまた内
部的に発生された垂直同期信号Bである。
それ故、もしも2通信号XがHし〆ルにあるならば、第
3のアップ・カウンタ■3のカウントIのデコードは第
1の信号F1、すなわち水平周波数の2倍の周波数の信
号の各X′・2ルスの後に出カッ?ルスBを生じ、その
パルスBもまたこのカウンタv3をリセットする。
2通信号XのHレベルにより決定される第3のアップ・
カウンタ■3の動作中、2つの信号F2とBとの間の位
相関係は追加的に測定される。この機罷は第4のア、f
・カウンタV4およびその関連サブ回路によって行なわ
れる。この位相測定の丸めに、第2の単安定マルチ・マ
イプレータM2によって形成された時間窓が使用される
。もしも第2の信号F2のパルス、すなわち送信された
垂直同期パルスがこの時間窓内に生じるならば(そのと
きだけHレベルが第1のアンドケ゛−)Glの出力部に
現われる)、第4のアップ・カウンタV4は第2のオア
ゲート02の出力によりリセットし、それ改組4のアッ
プカウンタ■4の入力部に浜松された第2のfg号F2
のそれらの・やルスはカウントされないであろう。した
がって、もしも位相関係が正しければ、このカウンタは
カウントしない。しかしながら、もしも位相関係がゼロ
から外れ始めるならば、リセット・eルスはもはや生ぜ
ず、カウンタは第2の信号F2の、fルスをカウント−
iる。
第4のアップ・カウンタ■4の最大カウントの達成の結
果生じる第2の信号F2のパルスは第4のアップ・カウ
ンタV4および第3のアップカウンタ■3をそれぞれ第
2のアンドゲートG2および第1のオアデート01の出
力によりリセットさせ、それ改組3のアップ・カウンタ
v3は今度は第2の信号F2と再び同位相で走行する。
しかしながらこの2重のりセントは、Hレベルが第1の
デジタル回路中のRSフリップフロップR8のQ出力部
にも存在するとき、すなわちデジタル回路がすでに相当
正確に周波数比を検出したときのみ第2のアンドゲート
G2により許容されるものである。Q出力部におけるこ
のHレベルはデジタル回路が第2の信号F2の数個のパ
ルス中で正確な周波数比X′を検出した場合のみ生じる
第3図における追加した第5のア、f・カウンタv5は
第3の電子スイッチU3を制御し、したがって2つのカ
ウント範囲V・・2およびt・・yの間の上述の切り換
えを制御する。この追加の切り換えは特にもしもテレビ
ノヨン受像機がビデオレコーダ勲作用の設備を設けられ
ている場合にはさらに特性を改善する。イン・ぐ−タI
Vおよび第3のアンドゲートG3を経た第5のアップ・
カウンタ■5のリセット入力部Erは、第2の単安定マ
ルチノ々イブレータM2により形成された時間窓内に入
る第2の信号F2の/eルスがカウントされる(そのよ
うな/ンルスは第4のアップ・カウンタ■4によってカ
ウントされない)ように結線される。第5のアップ・カ
ウンタv5がその最大カウントに到達した時、第3の電
子スイッチU3の切換は最大カウント出力部A2を介し
て行なわれる。すなわち、可調整であってもよい第5の
アップ・カウンタ■5のカウント容量によって決定され
る時間後に、第2のデコーダD2の出力N A’ 1と
A’ 4との間で切り換えが行なわれる。すなわち監視
される範囲V・・・2とカウントセクションt・・yと
の間で切り換えが行なわれる。
第2の単安定マルチバイブレータM2の時間窓T′はカ
ウント範囲t・・yを通って走行するために要求される
時間より若干小さく選択される。
すなわち、 −t T′〈□ I 欧州テレビノヨン標準(周波数比x’−625)用或は
代シの米国テレビノヨン標準(周波数比X’=525)
用の特定の回路装置においては、次のような数値がアッ
プ・カウンタVl 、V3の個々のカウントに対して選
択された。
マ=561.t=618゜ v=620 、x=625 。
y=632 、z=689 。
欧州と米国の標準間の切換はアップ・カウンタとして設
計されている2個のカウンタVl。
v3の設定によって簡単に行なわれる。米国標準の場合
においてはカウント100にセットし、それからそれら
をこのカウントにリセットする。
前述の実用回路では可逆カウンタRはカウント〈2およ
び〉5を監視した。それはそれぞれRS 71Jツデフ
ロツグR8のR入力部およびS入力部を駆動するように
作用する。カウンタV2.V4およびv5の最大カウン
トはそれぞれ4.4および256であった。単安定マル
チバイブレータM1□M20時間窓T 、 T’はTが
320μs+T’が320μBの値を持っていた。可逆
カウンタRの最大カウントは12であった。
単安定マルチバイブレータMl、M2はデジタル回路、
例えば適当に接続されたカウンタで構成すると有利であ
る。
本発明は、正の論理に基づいて記載し説明したが負の論
理に基づいた回路による同じ機能の装置が本発明の基本
的技術思想から逸脱するものではないことは明白である
。そのような装置および回路接続における必要な変可は
当該技術者の容易に行い得ることである。またもしも本
発明を例えばMO8技術等を使用して実現する場合には
図示されたアンドおよびオアy−トを他の基本論理デー
トで直換することも本発明の技術的範囲に含まれること
は明らかであり、これもまた当該技術者の容易に行ない
得ることである。可逆カウンタRによる障害消去方法は
最大カウントと上方カウントUとの間の差によって決定
され、この差が大きい程障害消去効果も良好になる。こ
の効果とシステムの反応時間との間の妥協点を見出さな
ければならない。反応時間もまた可逆カウンタRの最大
カウントに依存している。必要な場合には特別のリセッ
ト信号が供給されるようなリセット入力部を可逆カウン
タRに設けるとよい。
【図面の簡単な説明】
第1図は本発明の1実施例のプロ、り図、第2図はテレ
ビジョン受儂機の垂直同期用に第1図の装置を使用した
ブロック図、第3図は第2図の装置をさらに発展させた
実施例のブロック図である。 ■1・・・第1のアップ・カウンタ、DI・・・第1の
デコーダ、v2・・・第2のアップ・カウンタ、R・・
・可逆カウンタ、Mノ・・・第1の単安定マルチバイブ
レータ、Sl・・・第1のメーク接点スイッチ、Ul・
・・第1の電子スイッチ、R8・・・R87す、プ70
,7°Xv3・・・第3のアップ・カウンタ、V4・・
・第4のアップ・カウンタ、■5・・・第5のア、f・
カウンタ、D2・・・第2のデコーダ、M2・・・第2
の単安定マルチバイブレータ、S2・・・第2のメーク
接点スイッチ、S3・・・第3のメーク接点スイッチ、
U2・・・第2の電子スイッチ、U3・・・第3の電子
スイッチ、01,02・・・オアダート、G7.G、?
、GJ・・・アンドf−)。

Claims (4)

    【特許請求の範囲】
  1. (1)第1と第2の信号の与えられた周波数比が生じた
    ときに2進信号を発生させるデジタル回路であって、 高い方の周波数の第1の信号を供給されるカウント入力
    部を有し、その最大カウントが周波数比より大きい第1
    のアノゾ・カウンタと、周波数比カウントおよび最大カ
    ウントを含む連続するカウントの上方範囲において第1
    のアップ・カウンタのカウントの到達を監視するために
    第1のアップ・カウンタの出力部に接続され、全範囲の
    カウント用の第1の出力部と、周波数比カウントの前の
    数カウントの範囲にある1つのカウント用の第2の出力
    部と周波数比カウント用の第3の出力部とを有する第1
    のデコーダと、 第1のデコーダの第1の出力部に接続された制御入力部
    と、第2の信号を供給される信号入力部と、出力部とを
    有する第1の電子的メーク接点スイッチと、 第1のデコーダの第2の出力部に接続されたトリガー人
    力部と出力部とを有する第1の単安定マルチバイブレー
    タと、 制御入力部と、第1および第2の信号入力部と、第1の
    アップ・カウンタのリセット入力部に接続された出力部
    とを有し、第1の信号入力部は第1のデコーダの第3の
    出力部に結合され、第2の信号入力部は前記電子的メー
    ク接点スイッチの出力部に接続された電子スイッチと、
    第2の信号が供給されるカウント入力部と、第1の単安
    定マルチバイブレークの出力部に接続され九制御入力部
    と、少なくとも1個の下方カウント出力部と、少なくと
    も1個の上方カウント出力部とを有する可逆カウンタと
    、前記下方カウント出力部に接続されたR入力部と、前
    記上方カウント出力部に接続されたS入力部と、前記電
    子スイッチの制御入力部に結合されたQ出力部とを有す
    るRSフリッゾフロップと、 最大カウントがロックされ、第2の信号を受けるカウン
    ト入力部と、前記RSフリップフロップのQ出力部に接
    続されたスタート・リセット入力部と、2進信号を出力
    する最大カウント出力部とを有する第2のアップ・カウ
    ンタとを具備しているデジタル回路。
  2. (2)  周波数比が垂直部を制御すべき水平周波数と
    フィールド胤波数との比に等しく、垂直同期パルスが水
    平周波数の2倍の信号の周波数分割により発生されるテ
    レピノヨン受像機中において使用される特許請求の範囲
    第1項記載のデジタル回路。
  3. (3)  第1の信号が水平周波数の2倍の周波数の信
    号であり、 カウント容量が第1のアップ・カウンタのそれと等しく
    、第1の信号を受けるカウント入力部を有する第3のア
    ップ・カウンタと、第1のアップ・カウンタと同じ連続
    するカウントの上方範囲において第3のアップ・カウン
    タのカウントの到達を監視するために第3のアップ・カ
    ウンタの出力部に接続され、全範囲のカウント用の第1
    の出力部と、周波数比カウントの前の数カウントの範囲
    にある1つのカウント用の第2の出力部と、周波数比カ
    ウント用の第3の出力部とを有する第2のデコーダと、
    第2のデコーダの第1の出力部に接続された制御入力部
    と、第2の信号として受信された垂直同期・母ルスを供
    給される信号入力部と、出力部とを有する第2の電子的
    メーク接点スイッチと、 第2のデコーダの第2の出力部に接続されたトリだ一人
    力部と出力部とを有する第2の単安定マルチパイプレー
    クと、 制御入力部と、第1および第2の信号入力部と、出力部
    とを有し、第1の信号入力部が第2のデコーダの第3の
    出力部に接続されている第2の電子スイッチと、 第2の電子スイッチの出力部に結合された第1の入力部
    と第3のアップ・カウンタのリセット入力部に接続され
    た出力部とを有し、垂直同期パルスを出力する第1のオ
    アr−トと、第2の単安定マルチバイブレータの出力部
    に接続された第1の入力部と第2の信号を供給される第
    2の入力部とを有する第1のアンドゲート と 、 最大カウントが口、りされ、第2の信号を供給されるカ
    ウント入力部と最大カウント出力部とを有する第4のア
    ップ・カウンタと、第4のアップ・カウンタの最大カウ
    ント出力部に接続された第1の入力部と、RSフリッゾ
    フロッゾのQ出力部に接続された第2の入力部と、第1
    のオアゲートの第2の入力部に接続された第2のアンド
    ゲートと、 第2のアンドデートの出力部に接続された第1の入力部
    と、第1のアンドf−)の出力部に結合された第2の入
    力部と、第4のアップ・カウンタのリセット入力部に接
    続された出力部とを有する第2のオアゲートとを具備し
    、第2の電子スイッチの制御入力部には2進信号が供給
    されている特許請求の範囲第2項記載のデジタル回路。
  4. (4)第2のデコーダは周波数比カウントに関して対称
    的な範囲をもつカウントセクション用の第4の出力部を
    有し、その周波数比カウントの前にあるサプセクシ、ン
    は周波数比カウントと周波数比カウントの前の数カウン
    トの範囲にある前記第2の出力部のカウントとの間の差
    よυも大きく、 第2のデコーダの第1の出力部と第2の電子的メーク接
    点スイッチの制御入力部との間に第3の電子スイッチが
    挿入され、その第3の電子スイッチはその出力が第2の
    電子的メーク接点スイッチの制御入力部に結合され、一
    方その第1および第2の信号入力部はそれぞれ第2のデ
    コーダの第1の出力部および第4の出力部に接続され、 第2の単安定マルチバイブレータの出力はインパータヲ
    経て第3のアンドゲートの第1の人力部に結合され、苑
    3のアンドゲートの第2の入力部は第2の信号を供給さ
    れ、第2の信号が最大カウントが口、りされている第5
    のアップカウンタのカウント入力部に供給され、第5の
    アップ・カウンタのリセット入力部は第3のアンドダー
    トの出力部に接115i:キれ、一方その最大カウント
    出力は第3の電子スイッチの制御入力部に結合されてい
    る特許請求の範囲第3項記載のデジタル回路。
JP57203548A 1981-11-19 1982-11-19 2信号の与えられた周波数比が生じたとき2進信号を発生させるデジタル回路 Granted JPS5894279A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP81109759A EP0079971B1 (de) 1981-11-19 1981-11-19 Digitalschaltung zur Abgabe eines Binärsignals beim Auftreten des Frequenzverhältnisses von Zeilen- und Bildfrequenz
EP81109759.1 1981-11-19

Publications (2)

Publication Number Publication Date
JPS5894279A true JPS5894279A (ja) 1983-06-04
JPH026466B2 JPH026466B2 (ja) 1990-02-09

Family

ID=8188017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57203548A Granted JPS5894279A (ja) 1981-11-19 1982-11-19 2信号の与えられた周波数比が生じたとき2進信号を発生させるデジタル回路

Country Status (4)

Country Link
US (1) US4504862A (ja)
EP (1) EP0079971B1 (ja)
JP (1) JPS5894279A (ja)
DE (1) DE3171427D1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635099A (en) * 1985-02-04 1987-01-06 Rca Corporation Apparatus for detecting nonstandard video signals
JPH0832059B2 (ja) * 1987-03-09 1996-03-27 株式会社日立製作所 ディジタルテレビジョン信号処理装置
US4777522A (en) * 1987-09-04 1988-10-11 Tektronix, Inc. Nonstandard video signal detector having h-sync to subcarrier phase detection
US4905085A (en) * 1988-09-29 1990-02-27 E. I. Du Pont De Nemours And Company Synchronous sampling system
US5053862A (en) * 1989-04-14 1991-10-01 North American Philips Corporation Apparatus and method for generating a horizontal reset signal synchronous with a subcarrier locked clock
US5459855A (en) * 1992-08-10 1995-10-17 Hewlett-Packard Company Frequency ratio detector for determining fixed frequency ratios in a computer system
US5767915A (en) * 1995-12-12 1998-06-16 Trw Inc. Digital color burst phase switch for pal video systems
US6351168B1 (en) * 2000-03-23 2002-02-26 Cypress Semiconductor Corp. Phase alignment system
US6373302B1 (en) 2000-03-23 2002-04-16 Cypress Semiconductor Corp. Phase alignment system
US6690224B1 (en) 2001-06-27 2004-02-10 Cypress Semiconductor Corp. Architecture of a PLL with dynamic frequency control on a PLD
US7893772B1 (en) 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter
US7940202B1 (en) 2008-07-31 2011-05-10 Cypress Semiconductor Corporation Clocking analog components operating in a digital system
JP7163516B2 (ja) 2020-01-15 2022-10-31 朝日インテック株式会社 測定装置、検出装置、および測定方法
EP4245214A4 (en) 2020-11-11 2023-12-27 Asahi Intecc Co., Ltd. MEASURING DEVICE AND METHOD
JP7295516B2 (ja) 2020-12-23 2023-06-21 国立研究開発法人産業技術総合研究所 磁気センサ及び生体磁気計測装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1950684C3 (de) * 1969-10-08 1975-04-30 Wandel U. Goltermann, 7410 Reutlingen Schaltungsanordnung für den Vergleich zweier Frequenzen
US3916102A (en) * 1972-08-22 1975-10-28 Zenith Radio Corp Synchronous/asynchronous phase lock circuit for a digital vertical sync system
GB1554729A (en) * 1975-12-23 1979-10-31 Rca Corp Vertical sync signal generating apparatus
US4025952A (en) * 1976-06-09 1977-05-24 Gte Sylvania Incorporated Vertical synchronizing circuit
JPS5838750B2 (ja) * 1978-05-23 1983-08-25 富士通株式会社 周期比較回路
DE2905809A1 (de) * 1979-02-15 1980-08-28 Siemens Ag Vertikalsynchronisierschaltung
US4228461A (en) * 1979-05-25 1980-10-14 Zenith Radio Corporation Vertical synchronization system
EP0059773B1 (de) * 1981-03-09 1984-02-01 Deutsche ITT Industries GmbH Digitalschaltung zur Abgabe eines Binärsignals beim Auftreten eines fest vorgegebenen Frequenzverhältnisses zweier Signale und deren Verwendung in Farbfernsehempfängern

Also Published As

Publication number Publication date
US4504862A (en) 1985-03-12
EP0079971A1 (de) 1983-06-01
EP0079971B1 (de) 1985-07-17
JPH026466B2 (ja) 1990-02-09
DE3171427D1 (en) 1985-08-22

Similar Documents

Publication Publication Date Title
JPS5894279A (ja) 2信号の与えられた周波数比が生じたとき2進信号を発生させるデジタル回路
US4498106A (en) Pulse generator for solid-state television camera
JPS6318143B2 (ja)
US4086429A (en) Synchronizing system for use in telecommunication
US4974063A (en) Video signal processing device
JP2964448B2 (ja) 放送方式をデイジタル式に同定するための回路装置
US4238769A (en) Vertical synchronization circuit for television receivers
US4845563A (en) Vertical driving pulse generating circuit
US5231509A (en) Burst gate pulse generating device for use in image signal reproducing system
US4374305A (en) Arrangement for regenerating start-stop signals and dial pulses
EP0819352B1 (en) Vertical synchronisation signal detector
JPH0151116B2 (ja)
JPS59193680A (ja) テレビ放送方式の自動判別方式
JP2595771B2 (ja) 周波数弁別装置
US5097333A (en) Interframe deinterleave switching circuit
JPH0134511B2 (ja)
SU1119162A1 (ru) Цифровой частотный дискриминатор
JPH04165889A (ja) 垂直同期周波数判別回路
RU2050700C1 (ru) Устройство для диагностирования телевизионной аппаратуры
JPH0520066Y2 (ja)
JPS584352Y2 (ja) 垂直同期回路
Yamamoto Automatic Synchronizing System for Television Receivers
JP3745934B2 (ja) カラーキラー検波器
SU660302A1 (ru) Устройство селективного вызова
JPS6074781A (ja) 垂直同期信号分離装置