JPS5890746A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS5890746A JPS5890746A JP18879081A JP18879081A JPS5890746A JP S5890746 A JPS5890746 A JP S5890746A JP 18879081 A JP18879081 A JP 18879081A JP 18879081 A JP18879081 A JP 18879081A JP S5890746 A JPS5890746 A JP S5890746A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- lead frame
- element mounting
- layer
- silver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はリードフレームに係り、特に樹脂封止型半導体
装置のリードフレームの構造に朋するものである。
装置のリードフレームの構造に朋するものである。
樹脂封止型半導体装置のリードフレームは銅系、鉄系の
合金であり、その樹脂により封止される部分の、少なく
とも素子搭載部及び素子とリード部との接続線（以下ポ
ンディングワイヤーと称す。）のリード側の接続部は金
或は釧等の金属で覆われている。これは素子の素材であ
るシリコンと金で共晶合金を作シ素子の搭載手段とした
り、ボンディングワイヤーの素材である金、アルミニウ
ム等とで合金を作シ、素子とリード部の接続の手段とす
るためであったり、或は半導体装置の熱抵抗を下げる目
的で熱伝導の良い銀等を厚く設けたりするために必要な
金属層である。しかしこれらのり−ド７レームは必要な
部分−律に金或は銀等の被覆がなされているため、金を
使用した場合は非常に高価なリードフレームとなる。銀
を使用した場合であっても、素子をリードフレームに搭
載する際釧−シリコン合金の融点が高いため、素子と共
晶合金を作るべく、厚い金箔又はそれに匹敵する金を含
んだ材料を使用して、金−シリコン合金を作る必要があ
りやはり高価カ材料構成となる。また、これらの材料を
素子搭載部の所定の位置に搭載することは、自動機械の
機構上、容易では表く、この九めの機構と、搭載する九
めの時間を要している。この場合、金−シリコンー釧の
共晶合金を作るが、この合金の融点は非常に高いため素
子を搭載する際一定温度以上に加熱して共晶合金を作り
これを常温まで下げた場合に素子とこの合金との熱膨張
係数に大巾な差があるため、大きな応力が素子に加わる
。この応力は素子の結晶構造に歪みを起こし半導体素子
としての電気的特性を変化させ素子の種類によっては製
品としての歩留シ低下させるという悪影響があっ友。
合金であり、その樹脂により封止される部分の、少なく
とも素子搭載部及び素子とリード部との接続線（以下ポ
ンディングワイヤーと称す。）のリード側の接続部は金
或は釧等の金属で覆われている。これは素子の素材であ
るシリコンと金で共晶合金を作シ素子の搭載手段とした
り、ボンディングワイヤーの素材である金、アルミニウ
ム等とで合金を作シ、素子とリード部の接続の手段とす
るためであったり、或は半導体装置の熱抵抗を下げる目
的で熱伝導の良い銀等を厚く設けたりするために必要な
金属層である。しかしこれらのり−ド７レームは必要な
部分−律に金或は銀等の被覆がなされているため、金を
使用した場合は非常に高価なリードフレームとなる。銀
を使用した場合であっても、素子をリードフレームに搭
載する際釧−シリコン合金の融点が高いため、素子と共
晶合金を作るべく、厚い金箔又はそれに匹敵する金を含
んだ材料を使用して、金−シリコン合金を作る必要があ
りやはり高価カ材料構成となる。また、これらの材料を
素子搭載部の所定の位置に搭載することは、自動機械の
機構上、容易では表く、この九めの機構と、搭載する九
めの時間を要している。この場合、金−シリコンー釧の
共晶合金を作るが、この合金の融点は非常に高いため素
子を搭載する際一定温度以上に加熱して共晶合金を作り
これを常温まで下げた場合に素子とこの合金との熱膨張
係数に大巾な差があるため、大きな応力が素子に加わる
。この応力は素子の結晶構造に歪みを起こし半導体素子
としての電気的特性を変化させ素子の種類によっては製
品としての歩留シ低下させるという悪影響があっ友。
本発明は係る欠点を除去した改良されたリードフレーム
を提供することにある。
を提供することにある。
本発明の特徴は、樹脂封止型半導体装置の組立上に必要
な素子搭載部分とボンディングワイヤーのリードフレー
ム側の接続部とで各々異なった金属層又はそれらの組合
せの金属層を有するリードフレームにある。
な素子搭載部分とボンディングワイヤーのリードフレー
ム側の接続部とで各々異なった金属層又はそれらの組合
せの金属層を有するリードフレームにある。
以下、本発明を実施例に基づき説明する。第１図に一般
的リードフレーム平面図を示し、第２図に第１図のＡ−
Ａ線で切断した本発明第１の実施例の断面図を示す。こ
れはボンディングワイヤーの接続部に銀層、素子搭載部
に金層設けたものである。このようにすると必要部全体
に金層を設けた場合に比べ一部がより安価な銀であるた
め材料のコストの低減が行なえるものである。又、全体
に銀を使用した時に比べ素子搭載の際に高価彦金箔を使
用しないですむ次め材料費の低減が行なえる。その上金
箔を使用しないということは金箔の取扱いが自動化しに
くい点を解消することができ組立工程上、一工程削減出
来るとともに組立コストの低減にもなるものである。こ
れらの金、銀層を設ける方法には電気メッキによる場合
が最も一般的である。例えば次の様にする。まずリード
フレームの素子搭載部とカるべき部分を除いてマスキン
グして電気メッキすることによって素子搭載部に金メッ
キを次にマスクを除去して今度は逆に素子搭載部をマス
キングしてボンディングワイヤー接続部に銀メッキする
。マスキングは従来技術を用いて行なうことが出来る。
的リードフレーム平面図を示し、第２図に第１図のＡ−
Ａ線で切断した本発明第１の実施例の断面図を示す。こ
れはボンディングワイヤーの接続部に銀層、素子搭載部
に金層設けたものである。このようにすると必要部全体
に金層を設けた場合に比べ一部がより安価な銀であるた
め材料のコストの低減が行なえるものである。又、全体
に銀を使用した時に比べ素子搭載の際に高価彦金箔を使
用しないですむ次め材料費の低減が行なえる。その上金
箔を使用しないということは金箔の取扱いが自動化しに
くい点を解消することができ組立工程上、一工程削減出
来るとともに組立コストの低減にもなるものである。こ
れらの金、銀層を設ける方法には電気メッキによる場合
が最も一般的である。例えば次の様にする。まずリード
フレームの素子搭載部とカるべき部分を除いてマスキン
グして電気メッキすることによって素子搭載部に金メッ
キを次にマスクを除去して今度は逆に素子搭載部をマス
キングしてボンディングワイヤー接続部に銀メッキする
。マスキングは従来技術を用いて行なうことが出来る。
この場合素子搭載部にマスキングせず、素子搭載部には
銀メ、シキ上に金メッキが施こされた状態としてもよい
。この様にすれば熱抵抗を低減させるために銀層を厚く
設はボンディングワイヤー接続部に必要な厚みの金層と
共に素子搭載部に素子搭載のための金層も同時ＫＦ＆け
ることが出来る。この場合の断面図を第３図に示す。
銀メ、シキ上に金メッキが施こされた状態としてもよい
。この様にすれば熱抵抗を低減させるために銀層を厚く
設はボンディングワイヤー接続部に必要な厚みの金層と
共に素子搭載部に素子搭載のための金層も同時ＫＦ＆け
ることが出来る。この場合の断面図を第３図に示す。
第４図は本発明第２の実施を示す断面図である。
これは素子搭載部に金、その下面及びボンディングワイ
ヤー接続部及びその下面に７μ以上の銀を設は次もので
ある。このようにすると材料費及び組立コストの低減と
いう効果は第１の実施例と同様であるが、さらに熱抵抗
の低減に効果のある７μ以上という厚い銀を使用しても
素子搭載の際高融点の金−シリコン−銀の共晶合金を作
らないため素子搭載後も素子に応力が加わらず歪が起ら
ですむ。すなわち電気的特性選別の歩留り向上をなすこ
とが出来る。熱特性的には、素子搭載下部及びボンディ
ングワイヤー接続部及びその下部に設けた鎖で十分に熱
放散出来、熱抵抗の値も必要部全体が釧のみのものと比
べ何らかわらない。
ヤー接続部及びその下面に７μ以上の銀を設は次もので
ある。このようにすると材料費及び組立コストの低減と
いう効果は第１の実施例と同様であるが、さらに熱抵抗
の低減に効果のある７μ以上という厚い銀を使用しても
素子搭載の際高融点の金−シリコン−銀の共晶合金を作
らないため素子搭載後も素子に応力が加わらず歪が起ら
ですむ。すなわち電気的特性選別の歩留り向上をなすこ
とが出来る。熱特性的には、素子搭載下部及びボンディ
ングワイヤー接続部及びその下部に設けた鎖で十分に熱
放散出来、熱抵抗の値も必要部全体が釧のみのものと比
べ何らかわらない。
第５図は本発明第３の実施例を示す断面図である。これ
は素子搭載部に金、ボンディングワイヤー接続部にアル
ミニウムを設けたものである。このようにすると、歩留
９の向上という効果は第１の実施例と同様であるが、第
１の実施例に比べ一部がよシ安価なアルミニウムが設け
であるためさらにコストを下げることが出来る。その上
ボンディングワイヤーにアルミニウムを使用し九場合は
素子上のボンディングワイヤー接続部とポンディのグワ
イヤー及びリードフレーム側の接続部と全て同一の金属
であるアルミニウムで統一される次め、従来のようなア
ルミニウムと金或はアルミニウムと金と銀というような
異種金属接合による電位不均衡が起きず腐食防止等信頼
性上の品質を上げることが出来る。これらの製造方法と
しては、例えば次の様にする。アルミニウムはリードフ
レームをストリップ材の時に連続蒸着又はアルミニウム
クラッドしておく。次にボンディングワイヤー接続部を
除き樹脂被膜等でマスキングしてエツチングしアルミニ
ウムを除去する。素子搭載部となるべき部分はスポット
的にエツチングされる訳である。次にプレス加工してリ
ードフレームとしてマスキングはそのままにしての外形
を作っておきさらに素子搭載部を除いて外部リード部分
をゴム等でマスキングしてスポット金メッキを施す。
は素子搭載部に金、ボンディングワイヤー接続部にアル
ミニウムを設けたものである。このようにすると、歩留
９の向上という効果は第１の実施例と同様であるが、第
１の実施例に比べ一部がよシ安価なアルミニウムが設け
であるためさらにコストを下げることが出来る。その上
ボンディングワイヤーにアルミニウムを使用し九場合は
素子上のボンディングワイヤー接続部とポンディのグワ
イヤー及びリードフレーム側の接続部と全て同一の金属
であるアルミニウムで統一される次め、従来のようなア
ルミニウムと金或はアルミニウムと金と銀というような
異種金属接合による電位不均衡が起きず腐食防止等信頼
性上の品質を上げることが出来る。これらの製造方法と
しては、例えば次の様にする。アルミニウムはリードフ
レームをストリップ材の時に連続蒸着又はアルミニウム
クラッドしておく。次にボンディングワイヤー接続部を
除き樹脂被膜等でマスキングしてエツチングしアルミニ
ウムを除去する。素子搭載部となるべき部分はスポット
的にエツチングされる訳である。次にプレス加工してリ
ードフレームとしてマスキングはそのままにしての外形
を作っておきさらに素子搭載部を除いて外部リード部分
をゴム等でマスキングしてスポット金メッキを施す。
この場合、マスキングしたｉｔで素子搭載部となるべき
部分にゴム等でマスキングし、スポットの金メッキを施
し、しかる後にプレス加工してリードフレームとしても
よい。そのマスキングした製造工程上の一部を第６図に
示す。
部分にゴム等でマスキングし、スポットの金メッキを施
し、しかる後にプレス加工してリードフレームとしても
よい。そのマスキングした製造工程上の一部を第６図に
示す。
第１図は一般的リードフレームの平面図、第２図は本発
明の第１の実施例を示す断面図、第３図はその応用例、
第４図は本発明の第２の実施例を示す断面図、第５図は
本発明の第３の実施例を示す断面図、第６図は第３の実
施例の製造工程上の一部を示す斜視図、である。 なお図において、１・・・・・・銀層、２・・・・・・
金層、３・・・・・・リードフレーム基材、４・・・・
・・７μｍ以上の厚さをもつ銀層、５・・・・・・アル
ミニウム層、６・・・・・・リードフレームストリップ
材、７・・・・・・アルミニウム層、訃・・・・・素子
搭載部となるべき部分、である。 第１閉 ］ 第６閉
明の第１の実施例を示す断面図、第３図はその応用例、
第４図は本発明の第２の実施例を示す断面図、第５図は
本発明の第３の実施例を示す断面図、第６図は第３の実
施例の製造工程上の一部を示す斜視図、である。 なお図において、１・・・・・・銀層、２・・・・・・
金層、３・・・・・・リードフレーム基材、４・・・・
・・７μｍ以上の厚さをもつ銀層、５・・・・・・アル
ミニウム層、６・・・・・・リードフレームストリップ
材、７・・・・・・アルミニウム層、訃・・・・・素子
搭載部となるべき部分、である。 第１閉 ］ 第６閉
Claims (1)
- 樹脂封止型半導体装置のリードフレームにおいて、半導
体素子を搭載する部分の表面と、該半導体素子とリード
とを接続する線の′該す−ド側の接続部の表面とにそれ
ぞれ異なる金属層を設は次ことを％徴とするリードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18879081A JPS5890746A (ja) | 1981-11-25 | 1981-11-25 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18879081A JPS5890746A (ja) | 1981-11-25 | 1981-11-25 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890746A true JPS5890746A (ja) | 1983-05-30 |
Family
ID=16229834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18879081A Pending JPS5890746A (ja) | 1981-11-25 | 1981-11-25 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890746A (ja) |
-
1981
- 1981-11-25 JP JP18879081A patent/JPS5890746A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727633A (en) | Method of securing metallic members together | |
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| JPH0612796B2 (ja) | 半導体装置 | |
| JPH08264697A (ja) | 半導体リードフレーム構造およびその製造方法 | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| US4590672A (en) | Package for electronic device and method for producing same | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS5890746A (ja) | リ−ドフレ−ム | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS6017939A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS63157452A (ja) | リ−ドフレ−ム | |
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| JPS59149042A (ja) | 半導体用リ−ドフレ−ム | |
| JPH04137552A (ja) | リードフレーム | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH01244653A (ja) | 半導体装置 | |
| KR100215112B1 (ko) | 반도체 팩키지 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPH0626222B2 (ja) | 半導体チツプのダイボンデイング方法 | |
| JP2964403B1 (ja) | リードフレームに半導体チップをマウントしたパッケージの製造方法 | |
| JPH01137659A (ja) | リードフレーム及びその製造方法 | |
| JP2717728B2 (ja) | リードフレームの製造方法 | |
| JPS6333175A (ja) | 金属部材の接合方法 |