JPS5889866A - 絶縁ゲ−ト半導体装置 - Google Patents

絶縁ゲ−ト半導体装置

Info

Publication number
JPS5889866A
JPS5889866A JP56187051A JP18705181A JPS5889866A JP S5889866 A JPS5889866 A JP S5889866A JP 56187051 A JP56187051 A JP 56187051A JP 18705181 A JP18705181 A JP 18705181A JP S5889866 A JPS5889866 A JP S5889866A
Authority
JP
Japan
Prior art keywords
layer
gate
type
well
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56187051A
Other languages
English (en)
Inventor
Hideshi Ito
伊藤　秀史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56187051A priority Critical patent/JPS5889866A/ja
Publication of JPS5889866A publication Critical patent/JPS5889866A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はパワー用ＭＯ８ＦＥＴ（金属酸化物半導体電界
効果トランジスタ）に関する。
高周波パワー用ＭＯ８ＦＥＴでこれまで採用されている
構造として横形オフセットゲート構造がある。これは第
１図に示すように、低比抵抗Ｐ＋ｇ８ｉ基板１の上に高
比抵抗ｐ−盟ｓｔ層２瘉形成し、このＰ一層２０表面の
一部よりＮ［ウェル３ｖ形成し、Ｐ″″″層２Ｎｆｆ１
ウエル３の表面にＮ’）　ｒｉｉｉ拡散層４，５を設け
てソース・ドレインとする。このソース・ドレイン間の
、Ｐ″″″層２面上に絶縁膜６ｔ−介してゲートとなる
導体層７ｖ形成し、ゲートフなマスクとしてＮｉｌ不純
物を導入することによりＮ−クエ“ルに接続する高耐圧
オフセットゲートＮ一層を形成し、上記ゲートへの電圧
印加によってソース・ドレイン間のＰ一層表面のチャネ
ル電流ｖ’ｖｕａするものである。
この工うな横形オフセットゲートＭＱ８ｆ’ＥＴにおい
ては？オフセットゲートの自己整合によりチャネル長を
小さくでき、Ｃ１５ｓ　（入力容量）嗜Ｃｒａｍ　（帰
還容量）Ｖ低減し得る。しかし、エピタキシャル成長に
よるＰ一層２の濃度が規定され、ドレインｌＩＮウェル
６―度が大きくなるため、Ｃｏ５１（出力容量）が大き
くなる欠点がある。
他のパワー用ＭＯ８ＦＢＴとしてＳｉｇｕｎｅｃｔｉｃ
ｓにより提案された構造がある。これは第２図に示すよ
うに、Ｐ″″″層２にＮ一層９を形成し、ソース側のＮ
一層表面からＰ一層２に達するＰウェル１０’Ｑ形成し
、Ｐ−ウェル１０及びＮ一層９の表面にソース・ドレイ
ンとなるＮ＋層４，５ｖ形成し、ソース・ドレイン間の
Ｐウェル、Ｎ一層上に絶縁＃６ｖ介してゲート７ｖ設け
た構造である。
この構造ではドレイン接合の大部分がＮ−、Ｐ−接合で
あるため空乏層の広がりが大きく出力容量を小さくでき
るが、その反面ゲート・ソースドレイン間の自己整合か
できないため、Ｃ１５ｓ、Ｃｒｓ＠が大となり、高周波
用として不適合である。
本発明は上記した問題点な解消したものであり、その目
的は周波数特性に丁ぐれた高周波パワーＭＣ）ｌＦＭ’
ｌ’の提供にある。
以下本発明なその製造プロセスに従って詳述する。
第３図（ａ）　〜（ｄ）は本発明によるパワーＭＯ８Ｆ
ＢＴプロセスにおける各工Ｉｌ＃面図である。
（ａｌ　　Ｐ”Ｐ層−Ｎ”−ｆｆｉ　３層８　ｉ　ｆｔ
４［１１１意ｆル。コレハ例えばｐ−盟８ｉ基板２の一
主面ＫＰ”ｇ拡散によるＰ＋層１を形成する一方、他主
面上にＮ−瀝エビタキシャル層９（不純物濃度Ｎ：　１
ｏ”−”ａｔｏｍｓ　／ａｔ”　）を成長させたもので
ある。又はＰ−溢８１基板２の他主面上にＮ−思拡敏に
よりＮ″″瀝層９を形成してもよい。
（ｂｌ　　Ｎ−ｆｆ１層９の表面の一部に形成した８ｉ
０１膜１１をマλりとしてＰウェル拡散（Ｎ　：　１０
１？ａ　ｔｏｍｓ　／６１１”　）を行ない、表面から
Ｐ″″溢層２に達するＰ型ウェル１０１’形成する。
ｔｃ）　　８　ｉ　Ｏｔ膜をホトレジスト処理したマス
クにより、Ｐ！！ＩＩウェルの一部及びＮ−５１層９の
一部にソース・ドレインとなるＮ＋型型数散層４５（Ｎ
：１０鳳’ａｔｏｍｓ／＠”　　）＆形成”ｆルｏ　コ
ｆ）後、アクティブ領域上の酸化膜をいったん除去し、
ゲート酸化を行なってう丁いゲート絶縁膜６ｖ形成する
。
（ｄ）　　全面にＭ−０（モリブデン）ｖ＄１着又はス
パッタリングし、又は不純物ドープ多結晶８ｉｖデポジ
ツトすることＫより形成し、ホトレジスト処理にエリ、
Ｐウェル層上の一部ＫＭＯゲー）７ｖ残す。次いでこの
ＭＯゲートをマスクとしてＮｆｆ１不純物イオン打込み
により、ゲートとソース、ドレイン間のＰウェル表面上
ＫＮ″″オフセットゲートＢ　（Ｎ　：　１　ｏ＋ｔａ
ｔｏｍｓ／ａ”　）ヲ形成ｆル。
この後、第４図に示すように全面に層間絶縁膜１−２と
してＰ２Ｏ（リン・シリケート−・ガラス）等をデポジ
ットし、コンタクトホトエッチによりその一部を除去し
た後、ＡＪ（アルミニウム）を蒸着し、バターニング・
ホトエッチを行なうことＫよりＮ＋　ソース、Ｎ＋　ド
レインにそれぞれ接続するソース・ドレイン電極８．Ｄ
ｔ−得る。なお、ソース側はＰ層と短絡しソース・フィ
ールドプレートを形成する。
以上実施例として述べた本発ＩｊｉＫよれば下記の理由
で前記した発明の目的が達成できる。
ｔｌｌ　　これまでのパワーＭＯ８ＦｆｆＴの構造゛で
は、前述したようにチャネル部を構成す◆Ｐ一層の不純
−濃度が規足されるためドレインを含むＮ−ウェルの濃
度が大きくなり、出力蓉量が大きくなるのを避られなか
ったが、本発明によればＮ−′層をエピタキシャル層と
することで任意の小さい不純物濃度に選ぶことができ、
又、それに従ってＰウェルの一度を小さくできる。これ
によりドレイン接合がＰ−Ｎ−接合となり空乏層が大き
くなる。
（２）上記（１１により接ｅ（出力）容量Ｃｏｓ＠を小
さくするよう制御することができる。ソース・ドレイン
電圧ｖＤｌｉと出力容量Ｃｏ５５との関係は第５図に示
すごとくになる。同図において実ｒＩａはこれまでのパ
ワーＭＯ８ＦＥＴを対象とし破線は本発明の場合を対象
とする。本発明によれば、低電圧領域でのオフセント部
の耐圧な損ねることな（ＣＯａを下げることができる。
（３）ゲート電極によってチャネル部が自己整合され微
小寸法のチャネル長を選ぶことが可能となり、入力容量
Ｃ１５ｓ　１に低減できる。又、Ｎ一層がピンチオフし
、ソース電極がシールド電位となるため、帰還容量の大
輪低減ができ心０ （４１Ｐ基板に高磯度のＰ＋層を付加したことにより、
コンダクタン玉す小さくし出力容量を低減できる。
以上から、本発明によれば、周波数特性のすぐれた高周
波パワーＭＯ８ＰＥＴを実現することができる。
【図面の簡単な説明】
第１図はこれまでのパワーＭＯ８ＦｉｉｆＴの一例を示
す断面図、第２図をエバワーＭＯ８ＦＩｉｌＴ（Ｎｋｌ
の例を示す、新ＩＩ図である。第３１１（１）〜（ｄ）
は本発明によるパワーＭＯ８ＦＩＡＴの製造プロセスの
一実施例を示す工種断面図である。第４ｍは本発明によ
るパワーＭＯ８ＦＩＴの一実施例を示す断面図第５図は
パ’７−Ｍ　０８　Ｆ　Ｆｉ　Ｔ　’３　％ｓ　　Ｃｏ
　＠曲線ｇである。 ｌ・・・Ｐ＋基板１．２・・・Ｐ−基板！３・・・Ｎ−
フェル、４・・・Ｎ＋　ソース、５・・・Ｎ＋　ドレイ
ン、６・・・ゲート絶縁膜、７・・・ゲート、８・・・
Ｎ″″層、９・・・ｒ　エピタキシャル層、１０・・・
Ｐフェル。 第　　１　　図 第　　２　　図 第　　３　図 第　　４　　図 第　　５　　図

Claims (1)

    【特許請求の範囲】
  1. １、低比抵抗第１導電製半導体基板主面上に高比抵抗第
    １導電型半導体層を介して高比抵抗第２導電型半導体層
    が形成され、この第２導電湯半導体層の表面の一部から
    高比抵抗第１導電製半導体層［５続する第２導電製半導
    体ウェルが形成され、この第２導電渥ウエル表面の一部
    及びウェルり形成されない第２導電型半導体層表面の一
    部にノース・ドレインとなる低比抵抗第１導電置領域が
    形成され、ソース・ドレイン間の第２導電重ウェル・上
    の一部に絶縁膜を介してゲートとなる導体層又は低比抵
    抗半導体層が形成され、ソース・ドレイン間の第２導電
    渥クエル表面に上記ゲートによって自己整合的に形成さ
    れたＮ−オフセット層が形成されていることを特徴とす
    る絶縁ゲート半導体装置。
JP56187051A 1981-11-24 1981-11-24 絶縁ゲ−ト半導体装置 Pending JPS5889866A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56187051A JPS5889866A (ja) 1981-11-24 1981-11-24 絶縁ゲ−ト半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56187051A JPS5889866A (ja) 1981-11-24 1981-11-24 絶縁ゲ−ト半導体装置

Publications (1)

Publication Number Publication Date
JPS5889866A true JPS5889866A (ja) 1983-05-28

Family

ID=16199309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56187051A Pending JPS5889866A (ja) 1981-11-24 1981-11-24 絶縁ゲ−ト半導体装置

Country Status (1)

Country Link
JP (1) JPS5889866A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382535A (en) * 1991-10-15 1995-01-17 Texas Instruments Incorporated Method of fabricating performance lateral double-diffused MOS transistor
EP0729185A2 (en) * 1995-02-23 1996-08-28 Texas Instruments France Improvements in or relating to charge monitoring devices
FR2731110A1 (fr) * 1995-02-23 1996-08-30 Texas Instruments France Dispositif de protection de piles rechargeables et transistor mosfet equipant ce dispositif
EP0880183A3 (en) * 1997-05-23 1999-07-28 Texas Instruments Incorporated LDMOS power device
CN104716180A (zh) * 2013-12-12 2015-06-17 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382535A (en) * 1991-10-15 1995-01-17 Texas Instruments Incorporated Method of fabricating performance lateral double-diffused MOS transistor
EP0729185A2 (en) * 1995-02-23 1996-08-28 Texas Instruments France Improvements in or relating to charge monitoring devices
FR2731111A1 (fr) * 1995-02-23 1996-08-30 Texas Instruments France Dispositif de protection d'elements rechargeables et transistor mosfet equipant ce dispositif
FR2731110A1 (fr) * 1995-02-23 1996-08-30 Texas Instruments France Dispositif de protection de piles rechargeables et transistor mosfet equipant ce dispositif
EP0729185A3 (ja) * 1995-02-23 1996-09-04 Texas Instruments France
US5875085A (en) * 1995-02-23 1999-02-23 Texas Instruments Incorporated Lithium electronic-mechanical automatic protection system (LEAPS)
EP0880183A3 (en) * 1997-05-23 1999-07-28 Texas Instruments Incorporated LDMOS power device
CN104716180A (zh) * 2013-12-12 2015-06-17 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法

Similar Documents

Publication Publication Date Title
US5341028A (en) Semiconductor device and a method of manufacturing thereof
US5001540A (en) Thin-film transistor operable at high voltage and a method for manufacturing the same
US4396930A (en) Compact MOSFET device with reduced plurality of wire contacts
US4178605A (en) Complementary MOS inverter structure
US20030155613A1 (en) Semiconductor device and method of manufacturing the same
JPS5889866A (ja) 絶縁ゲ−ト半導体装置
US4799092A (en) Integrated circuit comprising complementary field effect transistors
JPH05251694A (ja) Ｍｏｓ型半導体装置及びその製造方法
USRE28704E (en) Semiconductor devices
JPS62262462A (ja) 半導体装置
JP2880712B2 (ja) 半導体装置
JPS63278273A (ja) 半導体装置
JPS5961070A (ja) 絶縁ゲ−ト型電界効果半導体装置
JP2004022555A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
JPS6020582A (ja) Ｍｉｓトランジスタ及びその製造方法
JP2941984B2 (ja) 半導体装置
JPH0812917B2 (ja) Ｍｉｓトランジスタの動作方法およびｍｉｓトランジスタ
KR970003916B1 (ko) 소오스 및 드레인 깊이 확장부를 가진 반도체장치 및 그 제조 방법
JPS59175161A (ja) 絶縁ゲ−ト半導体装置とその製造方法
JPS6367779A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
KR940004258B1 (ko) 소이구조의 반도체 소자 제조방법
JPH09326492A (ja) 横型絶縁ゲート電界効果トランジスタ用半導体基板及びそれを用いた横型絶縁ゲート電界効果トランジスタ
KR930010117B1 (ko) 바이메스 구조의 반도체 장치
JPS5987872A (ja) 絶縁ゲ−ト半導体装置とその製造法
JPS58141575A (ja) Ｍｉｓ型半導体装置の製造方法